CN0143 AD5640和AD5660 分別是AD5620的14位和16位版本。 AD5446 是AD5443的14位版本。 圖1所示電路采用+5 V單電源供電，并使用電壓輸出DAC AD5620。DAC的輸入由一個SPI端口控制。DAC的輸出擺幅為0 V至+5 V。DAC片內基準電壓源(+2.5 V)用來設置AD8042差分驅動器電路的共模電壓。該基準電壓源的溫度系數為5 ppm/°C。V?端的輸出是以+2.5 V共模電壓為中心的反向DAC輸出。反饋網絡和U2-B迫使V+端的電壓與V?端的電壓相位相差180°。該驅動器輸入端和輸出端的波形如圖2所示。差分輸出限制在各電源軌的大約30 mV范圍內；因此，如果DAC在這些區間工作，將會發生一定的削波。 圖2. 圖1電路在100 kSPS更新速率時的VIN、V+和V? 圖3所示電路也采用+5 V單電源供電，并使用電流輸出DAC AD5443，其IOUT2引腳接+2.5 V，VREF引腳接地。4.096 V精密基準電壓源ADR444 和一個分壓器網絡，用來產生該DAC IOUT2引腳所用的+2.5 V電壓以及輸出驅動器級所用的+3.75 V共模電壓。 圖3. 用于電流輸出DAC AD5443的差分驅動器 在這些條件下，U2-A的輸出擺幅為+2.5 V至+5 V。該驅動器的差分輸出限制在正電源軌的大約30 mV范圍內；因此，如果DAC在該區間工作，將會發生一定的削波。圖4顯示圖3的輸出驅動器級對應的輸入和輸出波形。 圖4. 圖3電路在100 kSPS更新速率時的VIN、V+和V? 該單端差分轉換器級的帶寬典型值為10 MHz。不過，最大輸出頻率由DAC更新速率控制，AD5620為125 kSPS，AD5443為2.5 MSPS。根據采樣原理，最大輸出頻率約為最大更新速率的三分之一。 為了使本文所討論的電路達到理想的性能，必須采用出色的布局、接地和去耦技術（請參考教程MT-031和教程MT-101）。 CN0143 CN0143 利用運算放大器AD8042構建用于電壓輸出和電流輸出DAC的單端差分轉換器 采用單端信號走線時，來自信號源的一條導線貫穿于整個系統，直至數據采集接口。所測量的電壓為信號與地的差值。遺憾的是，因為接地阻抗不可能絕對為0，所以“地”在不同的地方可能具有不同的電平。這樣，使用單端信號走線就可能導致誤差，特別是當信號走線較長，且地電流含有較大數字瞬變時。單端信號走線對噪聲拾取敏感，因為它會起到天線的作用，拾取電活動的噪聲。對于單端輸入，無法區分信號與干擾噪聲，大部分接地和噪聲問題都通過差分信號技術來解決。 采用差分信號走線時，兩條信號線從信號源接到數據采集接口，這就可以解決單端連接所引起的上述問題。發送接地層與接收接地層之間的噪聲充當一個共模信號，因而得以大大衰減。使用雙絞線會使噪聲拾取表現為共模信號，它在接收端也會大大衰減。差分傳輸還有一個優勢，即差分信號的幅度是等效單端信號的兩倍，因此噪聲抗擾度更高。 本文所述電路是一個差分驅動器；經過調整后，它既可用于電壓輸出DAC，也可用于電流輸出DAC。該驅動器基于雙通道運算放大器AD8042，配置為交叉耦合差分驅動器。AD8042具有一個軌到軌輸出級和一個輸入級，輸出級在任一電源軌的30 mV范圍內工作，輸入級則可在負電源（本電路中為地）以下200 mV和正電源的1 V范圍內工作。此外，AD8042具有160 MHz帶寬和快速建立時間，堪稱輸出驅動器的理想選擇。 電壓輸出DAC為nanoDAC?系列的12位AD5620。它內置一個5 ppm/°C片內基準電壓源，采用8引腳SOT-23或MSOP封裝。電流輸出DAC為12位AD5443，它采用10引腳MSOP封裝。 針對從工業CMOS DAC產生差分信號的應用，這兩個電路代表一種高性價比、低功耗、小尺寸解決方案。兩個電路均采用+5 V單電源供電。 圖1. 用于電壓輸出DAC AD5620的差分驅動器 CN0143 CN0143 | circuit note and reference circuit info 利用運算放大器AD8042構建用于電壓輸出和電流輸出DAC的單端差分轉換器 | Analog Devices 采用單端信號走線時，來自信號源的一條導線貫穿于整個系統，直至數據采集接口。所測量的電壓為信號與地的差值。遺憾的是，因為接地阻抗不可能絕對為0，所以“地”在不同的地方可能具有不同的電平。這樣，使用單端信號走線就可能導致誤差，特別是當信號走線較長，且地電流含有較大數字瞬變時。單端信號走線對噪聲

• 單端轉差分
• 消除噪聲和共模誤差
• 采用單電源實現軌到軌輸出

(analog)