ADN4670可編程低壓1:10 LVDS時鐘驅動器技術手冊

ADN4670是一款低壓差分信號(LVDS)時鐘驅動器，可以將一路差分時鐘輸入信號擴展為十路差分時鐘輸出。這款器件可以通過簡單的串行接口進行編程，以便選...

2025-04-10 標簽：lvdsADN4670時鐘驅動器 117 0

電路硬件，就沒有飛不了的線

電容ESR太小導致電壓參考環路不穩定，找電源組要個小電阻去。 我：你們有沒有小一點的電阻，零點幾歐姆那種？

2024-03-28 標簽：電源電阻電容 797 0

如何處理跨時鐘域這些基礎問題

對于數字設計人員來講，只要信號從一個時鐘域跨越到另一個時鐘域，那么就可能發生亞穩態。我們稱為“跨時鐘域”即“Clock Domain Crossing”...

2024-01-08 標簽：fpga觸發器同步復位 834 0

什么是時鐘偏差 時鐘分配網絡中的時鐘偏移問題分析

由于數字邏輯往往是同步電路，所有邏輯塊的精確時序對于正確的系統行為至關重要。當考慮將圖 1 中的設置從一個數據路徑擴展到數百萬個數據路徑（因為它存在于實...

2023-12-05 標簽：寄存器晶體管晶體振蕩器 1999 0

處理跨時鐘域（CDC）信號同步的最常見方法

跨時鐘域( **Clock Domain Crossing，CDC** )通俗地講，就是 **模塊之間數據交互時用的不是同一個時鐘進行驅動** ，如下圖...

2023-09-20 標簽：觸發器同步器FIFO存儲 4718 0

MBIST BAP的配置方法與時鐘連接結構

BAP(BIST Access Port)，即內建自測試訪問接口，主要用于In System Test，它要求芯片在已經部署到產品中，甚至芯片正在運行中...

2023-09-15 標簽：控制器存儲器時鐘源 2935 0

【科普】一文讀懂PCI-Express硬件接口

PCIe接口全稱PCI Express，由PCI-SIG組織發布的用于替代PCI總路線的新一代高速串行總線與接口。

2023-07-22 標簽：示波器高電平時鐘驅動器 1.4萬 0

Xilinx高質量時鐘輸出ODDR原語的概述及使用方法

在SDR接口中，ODDR轉發時鐘（仍在時鐘樹內），輸出端要直連到輸出port，不可加邏輯

2023-06-27 標簽：SDRRTLGPIO 9406 0

Verilog任務與函數的區別

和函數一樣，任務（task）可以用來描述共同的代碼段，并在模塊內任意位置被調用，讓代碼更加的直觀易讀。

2023-06-01 標簽：Verilog時序控制器CLK 1752 0

為什么退耦電容通常選100nF呢？

這個問題其實...說白了主要是大家都在用，或者說大部分時候it works。

2023-05-26 標簽：pll電源完整性退耦電容 2041 0

基于 PLL 的零延遲緩沖器的系統應用

本應用報告介紹了實現 IDT 基于 PLL 的零延遲緩沖器的輸入參考時鐘和輸出時鐘之間定義的相位關系的不同方法。該報告重點介紹了 PLL 反饋環路中不同...

2021-06-15 標簽：鎖相環濾波器緩沖器 2792 0

dds系統的那些原理和知識

DDS架構基本原理隨著數字技術在儀器儀表和通信系統中的廣泛使用，可從參考頻率源產生多個頻率的數字控制方法誕生

2017-11-14 標簽：adcplldds 1.1萬 0

dds系統在儀器儀表和通信系統中的原理和作用

隨著數字技術在儀器儀表和通信系統中的廣泛使用，可從參考頻率源產生多個頻率的數字控制方法誕生了，即直接數字頻率合成(DDS)。其基本架構如圖1所示。該簡化...

2017-11-13 標簽：dds時鐘驅動器相位累加器 7533 0