如果需要重讀,需要用ram,如果不需要重讀的話就用FIFO
雙buffer不太好實現錯誤重傳機制!!!!
雙buffer作用:
1、跨時鐘域
2、完成數據位寬轉換
3、完成數據緩沖
雙buffer緩沖操作示意圖,在操作工程中存在兩個clock1 和clock2,但是輸入輸出的傳輸帶寬不能相差太大,會出現數據覆蓋的現象
1、如上圖所示,輸入端讀數據比寫數據速度要塊,這樣的話,在數據寫完后讓外部來讀,這樣在寫的過程中,空閑的時間,讀端,可以進行數據操作等操作(100MHz * 8bit 《 75MHz * 16bit)
2、寫完一次數據就用選擇器選擇另外一個ram寫,在下降沿時切換,讀選擇器類似。
3、快時鐘域向慢時鐘域傳輸信號時,需要將寫入的片選信號data|_v延遲兩拍
testbeach中產生的數據思路
ISE產生的ipcore,不使用ISE自帶的simulation仿真,直接用modulesim仿真時出現加入的ipcore找不到相關文件,如圖所示
直接到該目錄下搜索,然后copy出來到你的工程文件中
-
FPGA
+關注
關注
1630文章
21761瀏覽量
604398 -
RAM
+關注
關注
8文章
1369瀏覽量
114784
發布評論請先 登錄
相關推薦
如何使用FPGA內部的RAM以及程序對該RAM的數據讀寫操作
基于FPGA的雙口RAM實現及應用
雙端口RAM原理介紹及其應用
![<b class='flag-5'>雙</b><b class='flag-5'>端口</b><b class='flag-5'>RAM</b>原理介紹及其應用](https://file1.elecfans.com//web2/M00/A6/19/wKgZomUMO7mAfSDpAAAX0_ArcsE923.gif)
如何使用FPGA內部的RAM以及程序對該RAM的數據讀寫操作
![如何使用<b class='flag-5'>FPGA</b>內部的<b class='flag-5'>RAM</b>以及程序對該<b class='flag-5'>RAM</b>的數據讀寫<b class='flag-5'>操作</b>](https://file.elecfans.com/web1/M00/DC/1C/pIYBAGAJnVSAeGXsAACSoVXg6Dw420.jpg)
評論