完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12373個 瀏覽:606637次 帖子:7763個
華虹NEC高效nvSOC產(chǎn)品原型平臺,有效縮短SoC產(chǎn)品開發(fā)
華虹NEC高效nvSOC產(chǎn)品原型平臺,有效縮短SoC產(chǎn)品開發(fā)周期 上海華虹NEC電子有限公司(以下簡稱“華虹NEC”)日前宣布成功推出nvSOC產(chǎn)品原...
基于FPGA的級聯(lián)結(jié)構(gòu)FFT處理器的優(yōu)化設(shè)計
基于FPGA的級聯(lián)結(jié)構(gòu)FFT處理器的優(yōu)化設(shè)計 0 引 言 數(shù)字信號處理主要研究采用數(shù)字序列或符號序列表示信號,并用數(shù)字計算方法對這些序列進行...
基于FPGA的SoftSerdes設(shè)計與實現(xiàn)
基于FPGA的SoftSerdes設(shè)計與實現(xiàn) 0 引言 在高速源同步應(yīng)用中,時鐘數(shù)據(jù)恢復(fù)是基本的方法。最普遍的時鐘恢復(fù)方法是利用數(shù)字時鐘模塊...
2009-12-28 標(biāo)簽:FPGA 1046 1
利用FPGA來實現(xiàn)RC6算法的設(shè)計與研究
利用FPGA來實現(xiàn)RC6算法的設(shè)計與研究 引 言 RC6是作為AES(Advanced Encryption Standard)的候選算法提交...
2009-12-28 標(biāo)簽:FPGA 1247 0
一種基于FPGA的AGWN信號生成器的設(shè)計 在通信系統(tǒng)中分析計算系統(tǒng)抗噪聲性能時,經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過分析AG...
基于FPGA的AGWN信號生成器 在通信系統(tǒng)中分析計算系統(tǒng)抗噪聲性能時,經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過分析AGWN的性質(zhì)...
2009-12-25 標(biāo)簽:FPGA 997 0
FPGA在步進電機控制中的應(yīng)用 步進電機是一種將電脈沖轉(zhuǎn)化為角位移的執(zhí)行機構(gòu)。可以通過控制脈沖數(shù)來控制步進電機的角位移量,從而達(dá)到準(zhǔn)確定位的目的,同時可
對基于FPGA的作戰(zhàn)系統(tǒng)時統(tǒng)的研究與設(shè)計
對基于FPGA的作戰(zhàn)系統(tǒng)時統(tǒng)的研究與設(shè)計 O 引言 作戰(zhàn)系統(tǒng)時間的統(tǒng)一同步(時統(tǒng))的重要性越來越得到重視,只有保證整個系統(tǒng)處在同一時間的基準(zhǔn)上,才能實
運動控制和混合信號FPGA 隨著電子元件的性能和集成度不斷提高而價格卻不斷降低,電子控制單元的發(fā)展正一日千里。隨著各種技術(shù)和應(yīng)用大量涌現(xiàn),從家電領(lǐng)域到工
追新逐熱還是腳踏實地?跟上技術(shù)發(fā)展的步伐 我真的需要那種技術(shù)嗎?我現(xiàn)在應(yīng)該購買嗎?如果我不購買,是不是就會處于劣勢?我會不會因為做出錯誤的決定而出局
一種基于DSP+FPGA的控制系統(tǒng)方案設(shè)計
一種基于DSP+FPGA的控制系統(tǒng)方案設(shè)計 一、前言 ? 本文提到的控制系統(tǒng)控制通信設(shè)備的正常工作,是整個通信設(shè)備的重要組成部分。該控制系統(tǒng)要...
基于FPGA的空間存儲器糾錯系統(tǒng)的設(shè)計研究
基于FPGA的空間存儲器糾錯系統(tǒng)的設(shè)計研究 1、引言 阿爾法磁譜儀(Alpha Magnetic Spectrometer,AMS)實驗室是...
基于DSP+FPGA的實時視頻采集系統(tǒng)設(shè)計
基于DSP+FPGA的實時視頻采集系統(tǒng)設(shè)計 0 引言 圖像是自然生物或人造物理的觀測系統(tǒng)對世界的記錄,是以物理為載體,以介質(zhì)來記錄信息的
基于ASIC+FPGA的IPv6路由器PoS接口設(shè)計
基于ASIC+FPGA的IPv6路由器PoS接口設(shè)計 IP over SDH(PoS)技術(shù)是通過SDH提供的高速傳輸通道直接傳送IP分組,它位于數(shù)...
采用StratixIVGTFPGA實現(xiàn)100G光傳送網(wǎng)
采用StratixIVGTFPGA實現(xiàn)100G光傳送網(wǎng) 供應(yīng)商、企業(yè)以及服務(wù)提供商認(rèn)為100G系統(tǒng)最終會在市場上得到真正實施。推動其實施的主要力量是用...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |