什么是車規等級芯片？一顆***想要上車有多難？

此文先重點介紹，什么是車規等級芯片，以及一顆芯片到底要經歷哪些驗證才可以裝車并稱之為車規等級芯片。

2023-08-08 標簽：傳感器芯片電子元器件 1878 0

IC設計中值得解決的小問題—screen如何兼容256Color

隨著計算機硬件的巨大進步，圖形界面的程序逐漸占據了應用的主流，不過Terminal得益于性能、帶寬，以及傳統、繼承等各種因素，應用也還是非常廣泛的。

2024-03-21 標簽：IC設計VerilogVIM 1869 0

電路仿真揭秘！運算放大器建模一次搞定

SPICE在晶體管級別的仿真方面表現出色；然而，IC設計工程師要盡一切可能，讓人難以分辨運算放大器中是否存在晶體管。他們希望您能夠使用運算放大器手冊為設...

2024-03-14 標簽：運算放大器IC設計SPICE 1853 0

跨時鐘域信號該如何處理呢？

跨時鐘域是如何產生的呢？現在的芯片（比如SOC，片上系統）集成度和復雜度越來越高，通常一顆芯片上會有許多不同的信號工作在不同的時鐘頻率下。

2023-06-27 標簽：IC設計SoC系統同步器 1831 0

芯片封裝基本流程及失效分析處理方法簡析

芯片封裝的目的在于對芯片進行保護與支撐作用、形成良好的散熱與隔絕層、保證芯片的可靠性，使其在應用過程中高效穩定地發揮功效。

2023-04-23 標簽：IC設計TAB芯片封裝 1805 0

ASIC設計約束與SDC命令介紹

在數字IC設計中，重要的ASIC設計約束分為兩類

2023-07-12 標簽：處理器IC設計ASIC設計 1794 0

為什么需要復位電路？

在IC設計中，把復位和時鐘電路稱為最重要的兩個電路一點也不為過。前者復位電路把IC設計的電路 引導到一個已知的狀態 ，后者時鐘電路給IC設計的 電路提供...

2023-05-25 標簽：IC設計元件復位電路 1794 0

基于Logical Effort理論的全新IC設計方法

本文分析了傳統IC設計流程存在的一些缺陷，并且提出了一種基于Logical Effort理論的全新IC設計方法。

2012-03-12 標簽：IC設計Logical 1786 0

如何利用多Part方式繪制復雜的元件

看看下面這個BGA，如果你用一個部分就把這個IC的原理圖元件封裝繪制完畢，我想即使你愿意有耐心畫出來 也沒有人愿意有耐心去看。而且這樣復雜的元件封裝在繪...

2019-05-28 標簽：ic設計元件封裝Part 1755 0

初級數字IC設計-加法器

加法器（Adder）** 是非常重要的，它不僅是其它復雜算術運算的基礎，也是** CPU **中** ALU **的核心部件（全加器）。

2023-10-09 標簽：IC設計加法器半加器 1699 0

一顆芯片設計成型的主要四個部分

時序分析和驗證時出現的錯誤可能需要反復重做前面幾步才能解決，是一個多次迭代優化的過程。 下面我來仔細介紹一下這六個步驟。

2023-10-17 標簽：asicIC設計芯片設計 1647 0

Lint靜態驗證工具如何助力IC設計

近年來IC設計的規模和復雜度不斷增大，產品的迭代周期越來越短，傳統的驗證方式已經難以滿足設計團隊的要求。在“設計左移”這一理念的趨勢下，設計流程和方法學...

2024-09-03 標簽：IC設計靜態驗證英諾達 1643 0

深度探討2.5D/3D封裝發展歷程

打破IC發展限制，向高密度封裝時代邁進。集成電路封裝是指將制備合格芯片、元件等裝配到載體上，采用適當連接技術形成電氣連接，安裝外殼，構成有效組件的整個過...

2023-10-08 標簽：芯片集成電路IC設計 1608 0

數字IC設計中的異步FIFO簡介

在大規模ASIC設計中，**多時鐘系統**通常是不可避免的，這會導致不同時鐘域中的數據傳輸問題。

2023-09-20 標簽：寄存器IC設計ASIC設計 1603 0

談一談FIFO的深度

最近加的群里面有些萌新在進行討論**FIFO的深度**的時候，覺得 **FIFO的深度計算比較難以理解** 。所

2023-11-28 標簽：IC設計fifo時鐘源 1593 0