完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>
電子發燒友網技術文庫為您提供最新技術文章，最實用的電子技術文章，是您了解電子技術動態的最佳平臺。
SDP上提供ADI公司系列產品的元件和實驗室電路評估板，并隨時更新。由于之前使用過該平臺，對其有一定的認知，用戶很容易在熟悉的環境中評估新類別的元件。SDP連接至FPGA評估與原型制作平臺，可以輕松創建并演示采用ADI元件通信的定制FPGA嵌入式設計。...
這個EEPROM存儲器存放程序的地方對我們來說不必太深究，但有一塊特殊的區域我們要知道，以后編程可能會用的到。就是EEPROM存儲器除了存儲程序以外，還留了一塊區域，專門用來存放我們PLC斷電以后需要長久保存的數據。上面我們講到在RAM存儲器里的數據斷電后是保存不住的，不幸的是我們的程序運行時，運算...
FIFO隊列有兩個位置指示指針。一個是寫指針，指向隊列的第一個存儲單元。一個讀指針，指向隊列的最后一個存儲單元。當有寫命令的時候，數據寫入寫指針指向的存儲單元，然后指針加一。當有讀命令的時候，讀指針加一，在讀出讀指針指向的存儲單元的數據。這里讀命令，指針要加一，是定義讀數據，是讀出讀指針的下一個存儲...
GTx接收和發送方向均由PCS和PMA兩部分組成，PCS提供豐富的物理編碼層特性，如8b/10b編碼等；PMA部分為模擬電路，提供高性能的串行接口特性，如預加重與均衡。...
Rapid IO協議由于無主機，且各設備之間可以并行交換信息，所以廣泛應用于對交換速率要求高，且交互復雜的應用中。Xilinx現在有支持Serial RapidIO Gen2的核，可以應用在此場景中，但Xilinx 的 Rapid IO 核對外接口僅有 AXI 流接口 ， 且對各類數據流的處理需要外...
兩個FIX_32_30相乘得到的數據是 FIX_64_60，我們發現這個結果最大值為-1~+1，所以只需要保留兩位整數位即可（其中一位為符號位）即通過截位使其變成FIX_32_30，所以 temp 為 sin*cos [61:20]。...
EXOSTIV Probe從各方面都優于傳統調試方案，它支持Xilinx所有系列，采用高速SerDes接口實現數據采集和通信，EXOSTIV Probe能夠采集多達32768個內部信號節點，此外EXOSTIV IP提供動態多路復用控制功能，能夠動態采集更多的數據集而不需要重新進行編譯。...
本文試圖搞清楚在 Xilinx 基于 ARM 的 Zynq-7000、Zynq UltraScale+ MPSoC 和 Zynq UltraScale+ RFSoC 器件中是否存在任何漏洞。...
信號處理系統一般不單單是模擬信號或者數字信號，一般兩者都會有。信號的處理關注的是信號以及信號所包含的信息的表示、變換及運算。...
由于OFDM接收機中大多是數據串并轉換后的連續低速并行數據流輸入FFT，故這里采用流水線結構。之后根據OFDM子載波數選擇變換長度。該IP核僅支持50MHZ采樣率數據的流水線處理，如果數高速通信場合，可以再次將數據串并轉換用多個FFT IP核并行運算，也就是FPGA設計中常用的“面積換速度”。...
很多初學者入門FPGA的時候所學習的編程例子都是很簡單的，比如流水燈、數碼管點亮之類的。這種入門級別的例子有個特點，代碼量少，邏輯簡單，分析容易。而且大家剛開始都是照著書本抄一遍的，基本上都是沒有什么問題的。一上板子就發現效果出來了。...
IP核的全稱是： AXI4-STREAM FIFO 設置注意事項：一定要選擇異步時鐘，也就是雙時鐘，如下： 關于其他配置： TLAST 一般要選擇的，作為邊界界定。其他可以不選。深度不必太深，因為只起到穿越時鐘區域的作用。...
之前用serdes一直都是跑的比較低速的應用，3.125Gbps，按照官方文檔一步一步來都沒出過什么問題，這次想驗證一下K7系列GTX最高線速8Gbps，看看xilinx的FPGA是不是如官方文檔所說。...
基于SRL16的分布式RAM不再支持V5、S6和V6等器件，但是SRL16是所有XIlinx器件都支持的，并且在設計中應用非常頻繁，因此可通過調用原語的方法來調用SRL16E甚至SRL32E來實現原來ISE分布式RAM IP核的設計。...
雙口RAM概述 雙口RAM（dual port RAM）在異構系統中應用廣泛，通過雙口RAM，不同硬件架構的芯片可以實現數據的交互，從而實現通信。...
很多數字傳感器、數字控制的芯片（DDS、串行ADC、串行DAC）都是通過IIC總線來和控制器通信的。不過IIC協議仍然是一種慢速的通信方式，標準IIC速率為100kbit/s，快速模式速率為400kbit/s。本文致力于講述如何用計數器控制和分頻時鐘控制兩種方式完成IIC的讀寫操作。 IIC協議 ?...
UART通信的一幀一般由11到12位數據組成。1bit的起始位，檢測為低電平表示數據開始傳輸；緊接著8bits的數據；然后是1bit的奇偶校驗位，可以是奇校驗或者偶校驗；最后是1bit或2bits的停止位，必須為高電平，表示一個字符數據的傳輸結束。...
博世力士樂在他的伺服驅動器IndraDrive上擴展了軌跡運動控制功能模塊 “SMC for IndraDrive”。這意味著，現在博世力士樂的多軸系統在編程與調試環節所需要的時間大大減少了。作為一種可選的PLC編程方法，力士樂解決方案SMC使得軸耦合，軸同步和順序化運動序列的實現速度更快。這套控制...
除了要有編程環境外，就需要有工程范例。其實工程范例很容易獲得，我們可以找任意一本描述電動機控制的書籍，把其中所有的各種控制電動機的方式，當然是用繼電器和接觸器構成的，我們把這些機電控制方式全部編寫成PLC控制方式。幾個范例編完，基本上就明白了。...
PLD和FPGA都是由邏輯陣列模塊構成的，但是CPLD LAB基于乘積和宏單元，而FPGA LAB使用基于LUT的邏輯單元。CPLD LAB圍繞中心全局互連排列，隨著器件中邏輯數量的增加，呈指數增長。...
關注我們的微信
下載發燒友APP
電子發燒友觀察
版權所有 ? 湖南華秋數字科技有限公司
長沙市望城經濟技術開發區航空路6號手機智能終端產業園2號廠房3層（0731-88081133）
電子發燒友 （電路圖） 湘公網安備43011202000918
工商網監
湘ICP備2023018690號-1
