概述

　　音頻處理對于手機、平板電腦等消費電子應用和其他大量生產的產品非常重要。面積和功耗往往是關鍵設計標準，而市場要求有高質量高保真（Hi-Fi）音頻效果。將經過硅驗證和優化的音頻IP集成實現特定的音頻功能，有助降低當今多媒體芯片系統的功耗、面積和成本。

　　隨著設計逐漸過渡到28納米工藝技術，集成音頻功能這一挑戰變得愈加復雜，原因是模擬電路并不遵循摩爾定律，也不會隨著工藝發展而尺寸減小。采用28納米工藝的晶圓成本會比65納米或40納米工藝技術高出許多。數字電路遵循摩爾定律，雖然晶圓成本提高，但是它的性能和密度也提升了。音頻編解碼器采用的模擬電路一般使用IO器件，因此不會像數字電路那樣使用內核器件（core device）而減小尺寸。這樣晶圓成本增加的同時，模擬電路固有性能并沒有改善，面積也沒有減小，因此必須開發新的架構以減少總面積。例如，采用65納米技術、面積為2.5平方毫米的音頻編解碼器，在采用28毫米技術后面積需要減小至1.9平方毫米才能使硅成本保持相同。就是這25%面積的減小構成了對高級工藝節點音頻編解碼器的關鍵挑戰。

　　本文研究了將音頻功能集成在28納米移動多媒體芯片系統上所面臨的主要系統及技術挑戰，以及如何通過以下技術應對這些挑戰：

　　·利用摩爾定律，將部分功能從模擬改由數字來實現；

　　·靈活設計，支持芯片系統通用參考時鐘的音頻采樣速率；

　　·做好好電源電壓降低和性能之間的平衡；

　　· 深入了解芯片系統之外的系統功能劃分；

　　認識到有措施可使系統成本最小化，設計人員和系統架構師將能夠發現成本、功能和性能之間的有效平衡，使他們能夠嵌入音頻IP解碼器解決方案，從而幫助他們的SOC在競爭中勝出。

　　音頻編解碼器基本知識

　　音頻編解碼器主要由兩類數據轉換器模塊組成，即用于錄音的模擬-數字轉換器（ADC）和用于回放的數字-模擬換器（DAC）。對于立體聲或多聲道解碼器，這些模塊會被分別復制。圖1是典型的立體聲音頻編解碼器框圖。 圖中文錄音聲道包括具有音量控制的放大器，可將小信號麥克風和大信號線纜調整到模擬-數字轉換器的輸入范圍。回放聲道包括能夠直接驅動耳機或小型揚聲器放大，每路都分別具有音量控制功能。此外還有提供麥克風偏置的低噪音電源。

　　數字電路有多個部分構成，最重要的是數字音頻濾波器，它可將數據速率轉換為數據轉換器的過采樣時鐘，并消除音頻帶外的高頻噪聲。時鐘管理也很重要，它可確保不同速率的模塊彼此保持同步，并支持多種采樣速率。

　　圖1：音頻編解碼器功能性框圖

　　音頻編解碼器基本知識

　　開發高效的28納米音頻編解碼器的第一步是利用更先進的工藝減少面積和提高總體性能。采用28納米技術后數字性能顯著改善，因此，明智的音頻工程師會接受而不是反對向高級節點遷移。結果就是系統架構在數字域實現盡可能多的功能。通過將更多的信號處理從模擬域轉到數字域，包括音量調節、混合和切換，音頻編解碼器可以利用先進工藝。結果是，數據轉換器移到離外界接口更近的地方，從而簡化了模擬布局，其他功能則保留在數字域，而數字域受益于先進工藝。

　　通過將更多信號處理從模擬域遷移到數字域，音頻編解碼器可提高符合摩爾定律的數字電路比例，并減少模擬電路比例。這產生了以數字為中心的新架構。在這種新架構中，所有信號處理都在數字模塊執行，周邊模擬電路包括數據轉換器和異步采樣速率轉換器（ASRC），見圖2。ASRC技術將在下一部分詳細介紹。

　　現代移動多媒體系統有可能有多個數字主控，全部在各自的時鐘域運行。例如，基帶處理器將管理與蜂窩式無線電的通訊，應用處理器將管理來自系統閃存的媒體文件，而藍牙集成電路（IC）可連接數量不限的藍牙周邊設備。每個數字主控都分別按照異步時鐘速率運行。因此，這一系統中的音頻編解碼器不僅在數字域和模擬域之間架起了橋梁，而且還在數字生態系統中不同時鐘域之間進行互動通訊。

　　圖2：伴隨數字音頻主控進行以數字為中心的音頻處理

　　靈活設計支持多個時鐘速率

　　大量數字主控和時鐘域給音頻編解碼器，特別是對高度集成的28納米芯片系統造成了又一個挑戰。按不同標準速率對數字音頻采樣，如表1所示。音頻編解碼器上數據轉換器要求的時鐘取決于音頻數據采樣速率和主機應用于芯片系統上的時鐘。由于存在多種音頻采樣速率和各種主機時鐘，它們的組合相當復雜。數字濾波器可為解決這一問題發揮重要作用，原因是它們可以處理數字音頻接口和音頻數據轉換器之間的數據采樣，因此能夠進行采樣速率轉換。

　　表1：標準音頻采樣速率

　　由于數據轉換器必須以過采樣頻率（通常是128X和256X）運行，驅動數據轉換器所需的主時鐘頻率介于5-12MHz范圍。因此，音頻編解碼器必須支持各種不同的音頻采樣速率，并適應主時鐘頻率，便于其在應用中集成。但是，由于存在多種時鐘頻率比率的組合與制約，這個目標實現起來并不直接。因此，數字濾波器必須包括采樣速率轉換配置。表2是音頻采樣速率和采樣速率轉換不同組合的常用采樣頻率。

　　表2：音頻采樣速率和采樣速率轉換不同組合的常用采樣頻率

　　為了適應所有數據速率和可用時鐘的組合，設計人員可采用各種技巧，詳見下一部分。

　　技巧1：音頻時鐘使用鎖相環路

　　由于一些條件如空間和/或成本的限制，許多應用無法使用音頻編解碼器專用的晶體振蕩器。音頻編解碼器必須能夠支持現有主機主時鐘的不同音頻速率（通常是USB時鐘的12MHz或它的倍數）。鎖相環路（PLL）可用于生成所需要的音頻時鐘。由于要求非常好的頻率分辨率以支持所有頻率組合且，同時要提供低抖動輸出時鐘，這對鎖相環路的性能要求超出了一般標準，而且。因此，最好采用不要求鎖相環路的其他解決方案。

　　技巧2：重復使用沒有鎖相環路的USB時鐘

　　一種替代解決方案是采用沒有鎖相環路的技術，即重復使用USB時鐘和避免為音頻添加專用鎖相環路。USB是非常很受歡迎的接口，幾乎是普遍存在于所有應用中。12MHz或24MHz的時鐘都可使用，它們的抖動相對較低，而這是音頻的重要要求。24MHz USB時鐘可支持48kS/s音頻速率及其倍數的音頻速率，如96kS/s和192kS/s，因為它是整數倍數（24，000=125x192）。要使用24MHz USB時鐘，需要將濾波器采樣速率轉換從標稱的128倍重新配置為125倍。

　　但是，44.1kS/s音頻速率只能近似生成。利用136倍采樣速率轉換，音頻時鐘可大約達到44.1176kS/s，與標稱值略有不同，不過這種差別非常小，難以感覺到，實際上音高僅有0.04%的變化。這樣小的變化比半音程小一百倍，而快0.04%的回放速度會導致3分鐘的歌曲提前10毫秒結束。

　　表3列出了12MHz或24MHz USB時鐘基礎上通用音頻采樣速率的轉換因數。音高誤差是由于44.1kHz音頻采樣速率轉換倍數不是整數。

　　表3：USB時鐘頻率與音頻時鐘采樣比率

　　技巧3：采用采樣速率轉換器

　　音頻互連時，采樣速率轉換器（SRC）具有靈活性和簡易性，因此常常與不含鎖相環路的技術結合在一起使用。基本來說，數字濾波器改變了數據采樣頻率。它可以增大采樣頻率（上采樣）或減小采樣頻率（下采樣）。它可以“同步”和“異步”運行。如果是同步采樣速率轉換器，輸入輸出速率固定。如果是異步采樣速率轉換器，輸入輸出速率的其中之一或二者都發生變化，濾波器被自動重新配置。它利用速率估算法來持續跟蹤輸入輸出采樣速率之間的比率。當系統的接收器必須“鎖定”到由單獨的晶體振蕩器計時的音頻源的時候，異步采樣速率轉換器（ASRCs）通常會用到。

　　典型應用需要以不同的采樣速率在音頻源之間多路選擇。通過ASRC重采樣到共用時鐘，采樣速率為44.1kS/s的數據可以與48kS/s的其他數據一起進行多路選擇。

　　同樣的過程可用來將采樣速率相同但來自異步時鐘的材料進行多路選擇。

　　另外一種應用是對主機時鐘上進入的音頻流重新采樣，但它不一定是標準音頻頻率。例如，它可以是來自手機通訊廣播的時鐘。

　　管理好電源電壓降低后的性能平衡

　　耳機功率要求

　　音頻信號動態范圍廣，通常峰值非常明顯（見圖3）因此，音頻驅動必須有足夠的輸出功率支持所有聽取聲壓級，并且峰值不會飽和。

　　對于典型的聽取聲壓級來說，驅動必須能夠支持峰值功率高出平均功率至少15分貝。例如，典型的32歐姆耳機靈敏度大約為95分貝，這意味著該耳機產生出95分貝聲壓級，輸入信號為1mW。為了產生出100分貝聲壓級來支持表4中的音樂高音音域，峰值與均值之比為15分貝，耳機輸出驅動必須能夠支持115分貝聲壓級，對應提供100mW峰值功率。功率100mW的耳機，時間久了會損害聽力。因此，為了呈現舒適充分的收聽體驗，耳機驅動一般采用的最大峰值功率為40mW。

　　圖3：典型音頻輸出（經典音樂）

　　表4：聲壓實例

　　從3.3伏和2.5伏遷移到1.8伏電源

　　輸出驅動必須為耳機和揚聲器提供大輸出電流，并且失真最小。對應的輸出器件往往很大，不會隨著工藝發展而變小。在65納米和40納米工藝中，許多集成的音頻編解碼器為模擬電路使用2.5伏電壓的晶體管，還通過將2.5伏器件超載至3.3伏來增加音頻性能。

　　但是，在28納米工藝，大多數芯片系統設計都將過渡到1.8伏IO晶體管。將供給電壓限制在1.8伏，會對音頻輸出性能產生根本性的制約。目前，最大輸出電壓擺幅限制在0.6VRMS，而電源電壓3.3伏時擺幅為1.1 VRMS。32歐姆耳機的耳機驅動輸出功率限制在11mW。在過去的65納米和40納米工藝時代，耳機驅動能夠從較高電源電壓提供40mW功率。

　　在電源電壓為1.8伏的28納米工藝中采用輸出驅動的平衡方法

　　當今市場上的許多設備，包括各種商業化的智能手機和平板電腦，提供給耳機的輸出功率不到10mW。這種情況下，對1.8伏電源電壓沒有輸出性能限制。有些芯片系統設計人員在明知有更高電源電壓可用的情況下，有意讓音頻編解碼器工作在1.8V，目的是降低總體功耗。

　　對于為達到更好收聽體驗所要求的40mW而提供更高輸出功率的移動多媒體設備，許多都使用外置音頻IC，例如，智能手機和平板電腦有拆解報告，你會發現他們使用專用的音頻編解碼器IC。在這些情況下，使用外置音頻IC不再有28納米工藝電源電壓的限制，但代價是使用功率更高、面積更大、成本更高的額外元件。

　　有兩種方案都支持耳機直接從芯片系統獲得較高的輸出功率，并消除外置音頻編解碼器IC帶來的系統成本和復雜度。

　　· 第一個方案就是使用USB接口所需的3.3伏電源電壓。絕大多數移動多媒體芯片系統至少有一個USB接口，因此都有3.3伏電源電壓。由于電源電壓用于高速USB接口，因此可能會限制其支持的電流負荷，以確保USB性能不受影響。

　　·第二種方案是使用電荷泵生成3.3伏電源電壓，這需要利用現有的1.8伏電源電壓和形成負1.8伏電源電壓，如圖4所示。由于線路輸出和耳機驅動所需電流相對較低，電荷泵的開關可以很小。負電源電壓的另一個優點是，輸出驅動將在地成為中心，形成真實地（true ground）而不是虛擬地（vitual ground），使音頻編解碼器輸出直接連接其他設備，無需使用大的隔直流電容器。

　　在以上兩種方案中，1.8伏的器件需要正確地進行級聯，以承受3.3伏電源電壓。級聯由串聯在一起的堆疊晶體管組成，需占用額外的硅芯片面積。不過，如果采用適當的設計技術，如擴散-合并（diffusion-merging）布局技術，可盡量減小增加的面積。

　　圖4：true ground輸出驅動可提供以ground為中心的輸出信號，不需要使用隔直流電容器。

　　深入了解芯片系統之外的系統分區

　　在一些情況下，性能降低可顯著削弱系統的整體競爭力，揚聲器驅動就是其中之一。典型的揚聲器驅動必須將最高500mW的功率傳輸到8歐姆負荷中。這在3.3伏電源電壓工藝能力范圍之內。但是，對于1.8伏電源電壓的28納米芯片系統而言，限制在300mW和4歐姆負荷范圍內。但是，只有1.8V電壓驅動晶體管門，必須大量增加驅動晶體管個數，以支持大電流要求，這會導致硅面積成本高昂難以承受。

　　最理想的情況是，高壓工藝可用來產生所需電源。幸運的是，移動多媒體設備都使用電池，有一些電源管理集成電路（PMICs）用來在整個系統中合理分配電壓，并監控電池的充電和放電狀態。許多這些設備都采用高壓模擬工藝制成，完全能夠驅動揚聲器輸出。

　　圖5提供了在移動多媒體系統中部署揚聲器驅動的四種常用方案。第一個是完全將驅動集成到芯片系統中（圖5a）。第二個方案是將整個音頻編解碼器功能轉移到專用的音頻集成電路，并在專用音頻集成電路和芯片系統之間采用I2S數字接口（圖5b）。第三種方案是將所有音頻功能集成到芯片系統（但揚聲器驅動除外），并使用低成本的專用揚聲器驅動（圖5c）。第四個方案是將揚聲器驅動集成到電源管理集成電路（PMIC）中（圖5d）。由于PMIC已經支持高壓和大電流，它是放置大功率電路的理想位置。

　　如果音頻編解碼器所占面積大小充分合理并能夠保證集成到芯片系統中，將揚聲器驅動集成到PMIC中可降低系統成本和功耗，并減少元件數量。如果找不到帶有集成揚聲器驅動的PMIC，或是它與系統不兼容，可使用專用的揚聲器功放代替。這種方法具有集成PMIC的許多優點，只是需要額外IC（盡管體積很小）。

　　圖5：將揚聲器驅動植入移動多媒體系統中的不同方案

　　小結

　　在28納米芯片系統中實現音頻編解碼器的模擬功能需要采用新方法新技術，而先進工藝既有優點，也有局限性。系統設計人員只需牢記以下技術，就可開發出高性能低成本的音頻系統。

　　·利用摩爾定律，將功能轉移到數字域實現。28納米工藝的關鍵優點是數字電路的密度和性能。設計人員需要考慮哪些音頻編解碼器功能可以遷入數字域，以利用工藝上的改進，并將模擬模塊重點集中在外界的接口上。

　　· 靈活設計多種時鐘速率。音頻采樣速率有多種頻率。音頻編解碼器應非常靈活，支持采用芯片系統參考時鐘（如12MHz USB時鐘）的音頻采樣頻率，以簡化IP集成。

　　·管理好電源電壓降低后的性能平衡。電源電壓降低至1.8伏造成輸出功率受限，但仍符合當今市場上許多便攜產品實際的輸出功率要求。不過，使用電荷泵和特殊的級聯，有可能在芯片上產生高電源電壓，支持良好收聽體驗所需的輸出功率。

　　·深入了解芯片系統之外的系統分區。并非每一個功能都必須集成到芯片系統。有些功能，如揚聲器驅動，植入電源管理集成電路（PMIC）或作為獨立的集成電路使用有利于提高性能和降低系統成本。

　　系統和芯片系統設計人員考慮將音頻編解碼器功能集成的關鍵是充分理解：1）集成的意義在哪里？2）不集成的意義在哪里？3）如何具備充分的靈活性來支持不同使用模式和要求？新思科技的DesignWare IP開發出了經過硅驗證、功能全面的音頻編解碼器，使芯片系統設計人員能夠在成本與性能之間實現最佳平衡，并能夠專注于如何實現產品差異化。

——本文選自電子發燒友網11月《視音頻技術特刊》“透視新設計欄目”，轉載請注明出處，違者必究！