由于接觸和使用較早等原因，國內Prote用戶為數眾多，他們在選擇Cadence高速PCB解決方案同時，都面臨著如何將手頭Protul設計移植到Cadwe PCB設計軟件中問題。在這個過程當中碰到問題大致可分為兩種；一是設計不很復雜。設計師只想借助Cadenca CCT強大自動布線功能完成布線工作；二是設計復雜，設計師需要借助信噪分析工具來對設計進行信噪仿真。設置線網布線拓撲結構等工作。
對于第一種情況。要做轉化工作比較簡單，可以使用Pro曲或h上一提供Protul到CCT轉換工具來完成這一工作、對于第二種情況，要做工作相對復雜一些。下面將這種轉化方法作一簡單介紹。
Cadwe信噪分析工具分析對象是Cadence All6erobrd文件，而Allegro可以讀入合乎其要求第三方網表。Protel輸出eleds格式網表滿足Allesro對第三方網表要求，這樣就可以將Protel文件注入Allesro。這里有兩點請讀者注意。首先，Allesro第三方網表在＄PACKAGE段不允許有“”；其次， Allegfo第三方網表中總線中一根信號表示形式為Bas NameX。讀者可以通過直接修改Protel輸出Teleds網表方法解決這些問題。
Allegro在注入第三方網表時還需要＄＃F類型器件設備描述文件DeviCetxt文件。它格式如下；
Package；gkBge tyIXi
Class Caatyy
Plllcount；total pinnamber
其中常用是PACKAGE，CLASS，PINCOUNT這幾項O PACKAGEha了器件封裝，但Alleqro＄1ii入網表時會用網表中PACKAGE項而忽略設備描述文件中這一項。CLASS確定器件類型。以便信噪分折。Cadffi將器件分為IC，IO。DISCRETE三類O PINCOUNT說明器件管腳數目。對于大多數器件。eMtri文件中包含有這三項就足夠了。有了第三方網表和設備描述文件。我們就可以將Protel中原理圖設計以網表形式代入到Cadence PCB設計軟件中，接下來，設計師就可以借助CadChce PCB軟件在高速高密度PCB設計方面強大功能完成自己設比。
如果已經在Protel作了PCB布局工作，AllesroSCflpt功能可以將pYOtCI中布局在AlloptO中重現出來。在 Protel中。設計師可以輸出一個Place＆PICk文件，這個文件中包含了每個器件位置、旋轉角度和放在PCB頂層還是底層等信息。可以通過這個文件很方便生成一個M噸roscriPt文件，在Allegro中執行這個scriPt就能夠重現Protel中布局了。
此