一則CMOS電路設(shè)計(jì)問題

這次遇到的問題是這樣的，由于LDO的電源輸出能力有限，同時(shí)也是保證可靠性，某些保護(hù)電路必須直接電源上，這里需要注釋的是，LIMP HOME“跛行回家”即使我們的5V系統(tǒng)出現(xiàn)了問題，我們也必須保證部分重要的功能能繼續(xù)工作，因此為了滿足這個(gè)條件，關(guān)鍵信號(hào)的供電只能是直接接電池。
這次第一個(gè)出問題的是一個(gè)CMOS的與門（HE4000B系列的）。
我們的控制信號(hào)出自MCU（5V的系統(tǒng)），而與門的系統(tǒng)供電是12V的，因此兩個(gè)電平不兼容，導(dǎo)致了MCU的高低電平統(tǒng)一被與門CMOS芯片識(shí)別成低電平。

我們?cè)谠O(shè)計(jì)轉(zhuǎn)換電平的時(shí)候，有兩個(gè)問題需要我們?nèi)プ⒁?br /> 1.要相同的邏輯，不能做成反邏輯
2.在正常狀態(tài)下，不能允許大的電流（為了符合靜態(tài)電流的要求）這里設(shè)計(jì)的是低有效電路，因此在輸出高的時(shí)候不能出現(xiàn)大的靜態(tài)電流。
可行的改進(jìn)設(shè)計(jì)為：

不過一波未平一波又起，由于ISO16750的規(guī)定

而我們的與門能夠承受的電壓為18～20V，這也是所有CMOS的IC的極限電壓，因此該芯片華麗的燒毀了（在我們做1分鐘的Jump Start實(shí)驗(yàn)的時(shí)候）
我們的解決方案，加個(gè)齊納管15V鉗位

此電阻需要仔細(xì)斟酌，因?yàn)樵?4V的時(shí)候，有7V的電壓在電阻上面，要限制齊納管的電流防止其過熱，同時(shí)又要保證CMOS的正常工作電流下，電壓不會(huì)下降的太厲害。
V.CMOS=V.BATT-R.limit×I.AND
I.zener_max=（24-15）/R.limit
以上需要綜合考慮。