74hc165簡(jiǎn)介
74HC165是8位并行讀取或串行輸入移位寄存器，可在末級(jí)得到互補(bǔ)的串行輸出（Q7和！Q7），當(dāng)異步并行讀取引腳（！PL）輸入為低時(shí)，從D0到D7口輸入的并行數(shù)據(jù)將被讀取進(jìn)寄存器內(nèi)。而當(dāng)異步并行讀取引腳為高時(shí)，數(shù)據(jù)將在每個(gè)時(shí)鐘脈沖的上升沿從引腳串行進(jìn)入寄存器并將現(xiàn)有數(shù)據(jù)右移一位（以此類推）。利用這種特性，只要把Q7輸出綁定到下一級(jí)的輸入，即可實(shí)現(xiàn)移位寄存器位數(shù)的擴(kuò)展。74HC165的時(shí)鐘輸入是一個(gè)“門控與”結(jié)構(gòu)，CP（時(shí)鐘脈沖）和CE（時(shí)鐘允許）共同產(chǎn)生有效時(shí)鐘輸入。只有在CE（時(shí)鐘允許）為低時(shí)，CP（時(shí)鐘脈沖）才有效。
74hc165特性
8位同步并行輸入
異步串行輸出
兼容JEDEC標(biāo)準(zhǔn)no.7A
ESD保護(hù)
74HC165邏輯圖
74hc165基本參數(shù)
電壓：2.0～6.0V
驅(qū)動(dòng)電流：+/-5.2mA
傳輸延遲：16ns@5V
最高頻率：56MHz@5V
邏輯電平：CMOS
工作溫度：-40～+85℃
封裝：SO16，SSOP16，DIP16，TSSOP16
74HC165真值表
74HC165時(shí)序圖
74hc165工作原理
74HC165是八位并行輸入/串行輸出移位寄存器，兩片74HC165串聯(lián)在一起，在時(shí)鐘脈沖的作用下，從KB-DAT讀入串行數(shù)據(jù)，可完成對(duì)16位鍵盤(pán)數(shù)據(jù)掃描讀取。 74HC165是一款高速CMOS器件，74HC165遵循JEDEC標(biāo)準(zhǔn)no.7A。74HC165引腳兼容低功耗肖特基TTL（LSTTL）系列。
74HC165是8位并行輸入串行輸出移位寄存器，可在末級(jí)得到互斥的串行輸出（Q0和Q7），當(dāng)并行讀取（PL）輸入為低時(shí)，從D0到D7口輸入的并行數(shù)據(jù)將被異步地讀取進(jìn)寄存器內(nèi)。而當(dāng)PL為高時(shí)，數(shù)據(jù)將從DS輸入端串行進(jìn)入寄存器，在每個(gè)時(shí)鐘脈沖的上升沿向右移動(dòng)一位（Q0→Q1→Q2，等等）。利用這種特性，只要把Q7輸出綁定到下一級(jí)的DS輸入，即可實(shí)現(xiàn)并轉(zhuǎn)串?dāng)U展。
74HC165的時(shí)鐘輸入是一個(gè)“門控或”結(jié)構(gòu)，允許其中一個(gè)輸入端作為低有效時(shí)鐘使能（CE）輸入。CP和CE的引腳分配是獨(dú)立的并且在必要時(shí)，為了布線的方便可以互換。只有在CP為高時(shí)，才允許CE由低轉(zhuǎn)高。在PL上升沿來(lái)臨之前，CP或者CE應(yīng)當(dāng)置高，以防止數(shù)據(jù)在PL的活動(dòng)狀態(tài)發(fā)生位移。
74hc165引腳圖及功能
引腳功能表：
光看管腳說(shuō)明是不能了解芯片是怎樣使用的。下面分析一下74HC165是如何使用的。
①當(dāng)輸入端（SH/LD）為低：
從D0到D7口輸入的并行數(shù)據(jù)將被異步地讀取進(jìn)寄存器內(nèi)，然后通過(guò)DS輸出。
②當(dāng)輸入端（SH/LD）為高：
數(shù)據(jù)將從DS（10引腳）輸入端串行進(jìn)入寄存器，在每個(gè)時(shí)鐘脈沖的上升沿向右移動(dòng)一位。利用這種特性，只要把Q7輸出綁定到下一級(jí)的DS輸入，即可實(shí)現(xiàn)并轉(zhuǎn)串?dāng)U展。（在我們的開(kāi)發(fā)板，DS端是懸空的），通過(guò)時(shí)鐘管腳，上升沿有效，在每個(gè)時(shí)鐘脈沖的上升沿向右移動(dòng)一位（D0→D1→D2→D3→…→D7）一位一位將數(shù)據(jù)往外讀出和移出。
74HC165推薦工作條件
74HC165靜態(tài)特性
74HC165動(dòng)態(tài)特性
fmax 最大時(shí)鐘頻率。tPLH輸出由低電平到高電平傳輸延遲時(shí)間 tPHL輸出由高電平到低電平傳輸延遲時(shí)間
74hc165應(yīng)用電路
74hc165典型應(yīng)用電路圖
74HC165擴(kuò)展的4位BCD碼碼盤(pán)電路
推薦閱讀：