cd4046簡介

　　cD4046是通用的CMOS鎖相環(huán)集成電路，其特點是電源電壓范圍寬（為3V－18V），輸入阻抗高（約100MΩ），動態(tài)功耗小，在中心頻率f0為10kHz下功耗僅為600μW，屬微功耗器件。

　　CD4046鎖相的意義是相位同步的自動控制，功能是完成兩個電信號相位同步的自動控制閉環(huán)系統(tǒng)叫做鎖相環(huán)，簡稱PLL。它廣泛應用于廣播通信、頻率合成、自動控制及時鐘同步等技術領域。鎖相環(huán)主要由相位比較器（PC）、壓控振蕩器（VCO）。低通濾波器三部分組成，如下所示。

　　cd4046引腳圖及功能

　　CD4046的引腳排列，采用16腳雙列直插式，各管腳功能：

　　1腳相位輸出端，環(huán)路入鎖時為高電平，環(huán)路失鎖時為低電平。

　　2腳相位比較器Ⅰ的輸出端。

　　3腳比較信號輸入端。

　　4腳壓控振蕩器輸出端。

　　5腳禁止端，高電平時禁止，低電平時允許壓控振蕩器工作。

　　6、7腳外接振蕩電容。

　　8、16腳電源的負端和正端。

　　9腳壓控振蕩器的控制端。

　　10腳解調輸出端，用于FM解調。

　　11、12腳外接振蕩電阻。

　　13腳相位比較器Ⅱ的輸出端。

　　14腳信號輸入端。

　　15腳內部獨立的齊納穩(wěn)壓管負極。

　　CD4046內部電原理框圖

　　上圖是CD4046內部電原理框圖，主要由相位比較Ⅰ、Ⅱ、壓控振蕩器（VCO）、線性放大器、源跟隨器、整形電路等部分構成。比較器Ⅰ采用異或門結構，當兩個輸入端信號Ui、Uo的電平狀態(tài)相異時（即一個高電平，一個為低電平），輸出端信號UΨ為高電平；反之，Ui、Uo電平狀態(tài)相同時（即兩個均為高，或均為低電平），UΨ輸出為低電平。當Ui、Uo的相位差Δφ在0°-180°范圍內變化時，UΨ的脈沖寬度m亦隨之改變，即占空比亦在改變。從比較器Ⅰ的輸入和輸出信號的波形（如圖4所示）可知，其輸出信號的頻率等于輸入信號頻率的兩倍，并且與兩個輸入信號之間的中心頻率保持90°相移。從圖中還可知，fout不一定是對稱波形。對相位比較器Ⅰ，它要求Ui、Uo的占空比均為50%（即方波），這樣才能使鎖定范圍為最大。

圖四

　　相位比較器Ⅱ是一個由信號的上升沿控制的數(shù)字存儲網絡。它對輸入信號占空比的要求不高，允許輸入非對稱波形，它具有很寬的捕捉頻率范圍，而且不會鎖定在輸入信號的諧波。它提供數(shù)字誤差信號和鎖定信號（相位脈沖）兩種輸出，當達到鎖定時，在相位比較器Ⅱ的兩個輸人信號之間保持0°相移。

　　對相位比較器Ⅱ而言，當14腳的輸入信號比3腳的比較信號頻率低時，輸出為邏輯“0”；反之則輸出邏輯“1”。如果兩信號的頻率相同而相位不同，當輸入信號的相位滯后于比較信號時，相位比較器Ⅱ輸出的為正脈沖，當相位超前時則輸出為負脈沖。在這兩種情況下，從1腳都有與上述正、負脈沖寬度相同的負脈沖產生。從相位比較器Ⅱ輸出的正、負脈沖的寬度均等于兩個輸入脈沖上升沿之間的相位差。而當兩個輸入脈沖的頻率和相位均相同時，相位比較器Ⅱ的輸出為高阻態(tài)，則1腳輸出高電平。上述波形如圖5所示。由此可見，從1腳輸出信號是負脈沖還是固定高電平就可以判斷兩個輸入信號的情況了。

　　CD4046鎖相環(huán)采用的是RC型壓控振蕩器，必須外接電容C1和電阻R1作為充放電元件。當PLL對跟蹤的輸入信號的頻率寬度有要求時還需要外接電阻R2。由于VCO是一個電壓控制振蕩器，對定時電容C1的充電電流與從9腳輸入的控制電壓成正比，使VCO的振蕩頻率亦正比于該控制電壓。當VCO控制電壓為0時，其輸出頻率最低；當輸入控制電壓等于電源電壓VDD時，輸出頻率則線性地增大到最高輸出頻率。VCO振蕩頻率的范圍由R1、R2和C1決定。由于它的充電和放電都由同一個電容C1完成，故它的輸出波形是對稱方波。一般規(guī)定CD4046的最高頻率為1.2MHz（VDD=15V），若VDD《15V，則fmax要降低一些。

　　CD4046工作原理

　　輸入信號Ui從14腳輸入后，經放大器A1進行放大、整形后加到相位比較器Ⅰ、Ⅱ的輸入端，圖3開關K撥至2腳，則比較器Ⅰ將從3腳輸入的比較信號Uo與輸入信號Ui作相位比較，從相位比較器輸出的誤差電壓UΨ則反映出兩者的相位差。UΨ經R3、R4及C2濾波后得到一控制電壓Ud加至壓控振蕩器VCO的輸入端9腳，調整VCO的振蕩頻率f2，使f2迅速逼近信號頻率f1。VCO的輸出又經除法器再進入相位比較器Ⅰ，繼續(xù)與Ui進行相位比較，最后使得f2=f1，兩者的相位差為一定值，實現(xiàn)了相位鎖定。若開關K撥至13腳，則相位比較器Ⅱ工作，過程與上述相同。