為了確保與LTC6802-1 的引腳兼容性，LTC6803-1 被配置為在內(nèi)部將底端電池輸入（C0）與負(fù)電源電壓V-相連。LTC6803-3提供了一種獨(dú)特的引出腳配置，具有一個(gè)用于底端電池的輸入（C0）。這一簡單的引腳功能差異為提升第一節(jié)電池（cell 1）的測(cè)量準(zhǔn)確度、增強(qiáng)SPI噪聲耐受性及簡化布線提供了可能。更多信息請(qǐng)見應(yīng)用信息部分中標(biāo)題為“在CO上進(jìn)行開爾文（Kelvin） 連接的優(yōu)勢(shì)”的相關(guān)描述。

　　CSBO （引腳1） ：芯片選擇輸出（低態(tài)有效）。CSBO是芯片選擇輸入CSBI的一個(gè)緩沖版本。CSBO負(fù)責(zé)驅(qū)動(dòng)菊鏈中的下一個(gè)IC。見“應(yīng)用信息”部分中的“串行端口”。

　　SDOI（引腳2）：串行數(shù)據(jù)1/0引腳。SDOI在其與菊鏈中下一個(gè)IC之間來回傳送數(shù)據(jù)。見“應(yīng)用信息”部分中的“串行端口”。

　　SCKO （引腳3）：串行時(shí)鐘輸出。SCKO是SCKI的一個(gè)緩沖版本。SCKO用于驅(qū)動(dòng)菊鏈中的下一個(gè)IC。見“應(yīng)用信息”部分中的“串行端口”。

　　V+（引腳4）：正電源。引腳4可連接至電池組中的最高正電壓或一個(gè)隔離式電源。在正常工作條件下，V+必須大于電池組中的最高正電壓。當(dāng)接至隔離式電源時(shí)，可簡單地通過斷開V+來關(guān)斷LTC6803。

　　C12、C11、C10、C9、C8、C7、C6、C5、C4、C3、C2、C1 （引腳5、7、9、11、13、15、17、19、21、23、25、27）：C1至C12是用于監(jiān)視電池電壓的輸入。對(duì)于LTC6803-1，底端電池的負(fù)端子連接至引腳V- （而對(duì)于LTC6803-3則連接至引腳CO）。次最低電壓連接至C1，依次類推。有關(guān)將電池連接至LTC6803-1和LTC6803-3的更多詳情，請(qǐng)見“應(yīng)用信息”部分中的插圖。LTC6803能監(jiān)視多達(dá)12節(jié)串聯(lián)連接的電池。串接的每節(jié)電池都必須具有一個(gè)大于或等于位于其下方之電池電壓的共模電壓。允許100mV的負(fù)電壓。

　　S12、S11、S10、S9、S8、S7、S6、S5、S4、S3、S2、S1 （引腳6、8、10、12、14、16、18、20、22、24、26、28）：S1至S12引腳用于平衡電池組里的電池。如果串聯(lián)電池中的一節(jié)電池過度充電，則S輸出的內(nèi)部可用于對(duì)該節(jié)電池進(jìn)行放電。每個(gè)S輸出的內(nèi)部具有一個(gè)用于放電N溝道MOSFET。見“方框圖”。該NMOS的最大導(dǎo)通電阻為20Q。應(yīng)把一個(gè)外部電阻器與NMOS相串聯(lián)，以在LTC6803封裝的外部散逸熱量。當(dāng)采用內(nèi)部NMOS對(duì)電池放電時(shí)，應(yīng)監(jiān)視芯片溫度。見“應(yīng)用信息”部分中的“功率耗散和熱停機(jī)”。此外，S引腳的內(nèi)部還具有一個(gè)上拉PMOS。這使S引腳能用于驅(qū)動(dòng)外部MOSFET的柵極，以獲得較高的放電能力。

　　C0 （LTC6803-3上的引腳29）：底端電池的負(fù)端子。C0與V-形成了開爾文（Kelvin）連接，可消除V-印制線上的電壓降所產(chǎn)生的影響。

　　V- （LTC6803-1 上的引腳29/LTC6803-3 。上的引腳30）：把V-連接至串聯(lián)電池組中的最負(fù)電壓。

　　NC（LTC6803-1上的引腳30/LTC6803-3.上的引腳31）：該引腳未被使用并在內(nèi)部通過109電阻連接至V-。它可被置于懸空狀態(tài)或連接至PCB上的V-。

　　VTEMP1、VTEMP2（LTC6803-1上的引腳31、32/LTC6803-3. 上的引腳32、33）：溫度傳感器輸入。ADC負(fù)責(zé)測(cè)量VTEMPn上的電壓（相對(duì)于V7）并將測(cè)量結(jié)果存儲(chǔ)于TMP寄存器中。ADC測(cè)量以VREF引腳電壓為基準(zhǔn)。因此，可以采用連接至VREF引腳的熱敏電阻與電阻器的簡單組合來監(jiān)溫度。VTEMP輸入也可以是通用的ADC輸入。可測(cè)量介于0V至5.125V （相對(duì)于V-）的任何電壓。

　　VREF （LTC6803-1上的引腳33 / LTC6803-3上的引腳34）：3.065V電壓基準(zhǔn)輸出。該引腳應(yīng)采用一個(gè)1pF電容器進(jìn)行旁路。VREF引腳能驅(qū)動(dòng)一個(gè)連接至V-的100k阻性負(fù)載。較大的負(fù)載應(yīng)采用一個(gè)LT6003運(yùn)算放大器或相似器件加以緩沖。

　　VREG （LTC6803-1上的引腳34 1 LTC6803-3上的引腳35）：線性穩(wěn)壓器輸出。該引腳應(yīng)采用一個(gè)1pF電容器進(jìn)行旁路。VREG能向一個(gè)外部負(fù)載提供高達(dá)4mA的電流。VREG引腳不吸收電流。

　　TOS （LTC6803-1.上的引腳 35/ LTC6803-3上的引腳36）：電池組頂端輸入。當(dāng)LTC6803-1或LTC6803-3是菊鏈中的頂端器件時(shí)，將TOS連接至VREG。否則，將TOS連接至V-。當(dāng)TOS被連接至VREG時(shí)，LTC6803-1或LTC6803-3將忽略SD0I輸入，而且SCKO、CSBO被關(guān)斷。當(dāng)TOS被連接至V一時(shí)，LTC6803-1或LTC6803-3預(yù)計(jì)數(shù)據(jù)將被傳送至SDOI引腳及從SDOI引腳輸出。

　　NC （LTC6803-1. 上的引腳36）：不連接。

　　WDTB（引腳37）：看門狗定時(shí)器輸出（低態(tài)有效）。如果連續(xù)1至2.5s未接收到有效命令，則WDTB輸出被置為有效。WDTB引腳是一個(gè)漏極開路NMOS輸出。當(dāng)其被置為有效時(shí)，它將輸出下拉至V-并把配置寄存器復(fù)位至其默認(rèn)狀態(tài)。

　　GPI01、GPI02（引腳38、39）：通用輸入/輸出。通過把一個(gè)“0”寫入一個(gè)GPIO配置寄存器位，漏極開路輸出被啟動(dòng)且該引腳被拉至V-。通過將邏輯“1”寫入配置寄存器位，對(duì)應(yīng)的GPIO引腳呈高阻抗。需要一個(gè)外部電阻器將該引腳拉至高達(dá)VREG。通過讀取配置寄存器存儲(chǔ)單元GPI01和GPI02的信息，即可確定這些引腳的狀態(tài)。例如：倘若一個(gè)“0”被寫至寄存器位GPI01，則始終回讀一個(gè)“0”，這是因?yàn)檩敵鯪溝道MOSFET將引腳38拉至V-。如果一個(gè)“1”被寫至寄存器位GPIO1，則引腳變至高阻抗。視引腳38上的電壓的不同，回讀一個(gè)“1”或“0”。LTC6803可通過GPIO接通1關(guān)斷其周圍的電路，或者從周圍的某個(gè)電路讀取邏輯值。GPIO引腳不用時(shí)應(yīng)連接至V-。

　　VMODE （引腳40）：電壓模式輸入。當(dāng)VMoDE連接至VREG時(shí)，SCKI、SDI、SDO和CSBI引腳被配置為電壓輸入和輸出。這意味著這些引腳可接受標(biāo)準(zhǔn)的TTL邏輯電平。當(dāng)LTC6803-1或LTC6803-3是菊鏈中的底端器件時(shí)，把VMoDE連接至VREG。當(dāng)VMoDE連接至V-時(shí)，SCKI、SDI和CSBI引腳被配置為電流輸入和輸出，而SDO未使用。當(dāng)LTC6803-1或LTC6803-3由菊鏈中的另一個(gè)LTC6803-1或LTC6803-3進(jìn)行驅(qū)動(dòng)時(shí)，把VMDE連接至/-。

　　SCKI（引腳41）：串行時(shí)鐘輸入。倘若VMDE連接至VREG‘則SCKI引腳可連接至任何邏輯門（TTL電平）。假如VMODE連接至V-，那么SCKI必須由另一個(gè)LTC6803-1或LTC6803-3的SCKO引腳驅(qū)動(dòng)。見“應(yīng)用信息”部分中的“串行端口”。

　　SDI（引腳42） ：串行數(shù)據(jù)輸入。如果VMODE連接至VREG，則SDI引腳可連接至任何邏輯門（TTL電平）。如果VMODE連接至V-，那么SDI必須由另一個(gè)LTC6803-1或LTC6803-3的SDOI引腳驅(qū)動(dòng)。見“應(yīng)用信息”部分中的“串行端口”。

　　SD0（引腳43）：串行數(shù)據(jù)輸出。倘若VMODE連接至VREG，則SDO引腳是一個(gè)NMOS漏極開路輸出。在SDO上需要布設(shè)一個(gè)上拉電阻器。如果VMODE連接至V-，則不使用SDO引腳。對(duì)于那些非堆棧底端的器件，當(dāng)從堆棧讀取數(shù)據(jù)時(shí)，SDI是一個(gè)數(shù)據(jù)輸出。見“應(yīng)用信息”部分中的“串行端口”。

　　CSBI （引腳44） ：芯片選擇（低態(tài)有效）輸入。假如VMoDE連接至VREG：則CSBI引腳可連接至任何邏輯門（TTL電平）。如果VMODE連接至V-，那么CSBI必須由另一個(gè)LTC6803-1或LTC6803-3的CSBO引腳驅(qū)動(dòng)。見“應(yīng)用信息”部分中的“串行端口”。