??????? 我們知道，造成設備性能降低或失效的電磁干擾必須同時具備三個要素，首先是有一個電磁場所，其次是有干擾源和被干擾源，最后就是具備一條電磁干擾的耦合通路，以便把能量從干擾源傳遞到受干擾源。因此，為解決設備的電磁兼容性，必須圍繞這三點來分析。一般情況下，對于EMI的控制，我們主要采用三種措施：屏蔽、濾波、接地。這三種方法雖然有著獨立的作用，但是相互之間是有關聯的，良好的接地可以降低設備對屏蔽和濾波的要求，而良好的屏蔽也可以使濾波器的要求低一些。下面，我們來分別介紹屏蔽、濾波和接地。

　　1屏蔽

　　屏蔽能夠有效的抑制通過空間傳播的電磁干擾。采用屏蔽的目的有兩個，一個是限制內部的輻射電磁能量外泄出控制區(qū)域，另一個就是防止外來的輻射電磁能量入內部控制區(qū)。按照屏蔽的機理，我們可以將屏蔽分為電場屏蔽、磁場屏蔽、和電磁場屏蔽。

　　1.1 電場屏蔽

　　一般情況下，電場感應可以看成是分布電容間的耦合，圖1是一個電場感應的示意圖。

?

　　圖1 電場感應示意圖

　　其中A為干擾源，B為受感應設備，其中Ua和Ub之間的關系為

　　Ub=C1*Ua/(C1+C2)

　　C1為A、B之間的分布電容;C2為受感應設備的對地電容。

　　根據示意圖和等式，為了減弱B上面的地磁感應，使用的方法有

　　增大A和B之間的距離，減小C1。

　　減小B和地之間的距離，增大C2。

　　在AB之間放置一金屬薄板或將A使用金屬屏蔽罩罩住A，C1將趨向0數值。

　　相對來說1和2比較容易理解，這里主要針對第3種方法進行分析。由圖2可以看出，插入屏蔽板后(屏蔽板接地)。就造成兩個分布電容C3和C4，其中C3被屏蔽板短路到地，它不會對B點的電場感應產生影響。而受感應物B的對地和對屏蔽板的分布電容，C3和C4，實際上是處在并聯的位置上。這樣，B設備的感應電壓ub'應當是A點電壓被A、B之間的剩余電容C1'與并聯電容C2和C4的分壓，即

　　Ub=C1'*Ua/(C1'+C2+C4)

?

　　圖2 加入金屬板后的電場感應圖

　　由于C1'遠小于為屏蔽的C1，所以在B的感應電壓就會減小很多。因此，很多時候都采用這種接地的金屬罩作為屏蔽物。

　　以下是對電場屏蔽的幾點要點總結：

　　屏蔽金屬板放置靠近受保護設備比較好，這樣將獲得更大的C4，減小電場感應電壓。

　　屏蔽板的形狀對屏蔽效能的高低有明顯的影響，例如，全封裝的金屬盒可以有最好的電場屏蔽效果，而開孔或帶縫隙的屏蔽罩可以有最好的電場屏蔽效果，而且開孔或者帶縫隙的屏蔽罩，其屏蔽效能會受到不同程度的影響.

　　屏蔽板的材料以良性導體為佳。對厚度并無特殊要求。

　　1.2磁場屏蔽

　　由于磁場屏蔽通常是對直流或很低頻場的屏蔽，其效果和電場屏蔽和電磁場屏蔽相比要差很多，磁場屏蔽的主要手段就是依賴高導磁材料具有的低磁阻，對磁通起分路的作用，使得屏蔽體內部的磁場大大減弱。

　　對于磁場屏蔽需要注意的幾點：

　　減小屏蔽體的磁阻(通過選用高導磁率材料和增加屏蔽體的厚度)

　　被屏蔽設備和屏蔽體間保持一定距離，減少通過屏蔽設備的磁通。

　　對于不可避免使用縫隙或者接風口的，盡量使縫隙或者接風口呈條形，并且順沿著電磁線的方向，減少磁通。

　　對于強電場的屏蔽，可采用雙層磁屏蔽體的結構。對要屏蔽外部強磁場的，則屏蔽體外層要選用不易磁飽和的材料，如硅鋼等;而內部可選用容易到達飽和的高導磁材料。因為第一次屏蔽削弱部分，第二次削弱大部分，如果都使用高導磁，會造成進入一層屏蔽的在一層和二層間造成反射。如果要屏蔽內部的磁場，則相反。而屏蔽體一般通過非磁性材料接地。

　　1.3電磁場屏蔽

　　電磁場屏蔽是利用屏蔽體阻隔電磁場在空間傳播的一種措施。和前面電場和磁場的屏蔽機理不同，電磁屏蔽對電磁波的衰減有三個過程：

　　當電磁波在到達屏蔽體表面時，由于空氣與金屬的交界面上阻抗不連續(xù)，對入射波產生反射，這種反射不要求屏蔽材料必須有一定厚度，只需要交界面上的不連續(xù)。

　　進入屏蔽體的電磁波，在屏蔽體中被衰減。

　　穿過屏蔽層后，到達屏蔽層另一個屏蔽體，由于阻抗不連續(xù)，產生反射，重新回到屏蔽體內。

　　從上面三個過程看來，電磁屏蔽體對電磁波的衰減主要是反射和吸收衰減。

　　1.4電磁屏蔽體和屏蔽效率

　　屏蔽效率是對屏蔽體進行性能評估的一個指數，它的表達式為：

　　SE(db)=A+R+B

　　1) 其中A為吸收損耗，吸收損耗是指電磁波穿過屏蔽罩時能量損耗的數量，吸收損耗可以通過下面的公式計算：

　　AdB=1.314(f*σ*μ)1/2*t

　　f： 頻率(MHz) μ：銅的導磁率 σ：銅的導電率 t：屏蔽體厚度

　　2) R指反射損耗，反射損耗(近場)的大小取決于電磁波產生源的性質以及與波源的距離。對于桿狀或直線形發(fā)射天線而言，離波源越近波阻抗越高，然后隨著與波源距離的增加而下降，但平面波阻抗則無變化(恒為377)。相反，如果波源是一個小型線圈，則此時將以磁場為主，離波源越近波阻抗越低，波阻抗隨著與波源距離的增加而增加，但當距離超過波長的六分之一時，波阻抗不再變化，恒定在377處。反射損耗隨波阻抗與屏蔽阻抗的比率變化，因此它不僅取決于波的類型，而且取決于屏蔽罩與波源之間的距離。這種情況適用于小型帶屏蔽的設備。

　　近場反射損耗可按下式計算：

　　R(電)db=321.8-(20*lg r)-(30*lg f)-[10*lg(μ/σ)]

　　R(磁)db=14.6+(20*lg r)+(10*lg f)+[10*lg(μ/σ)]

　　其中r指波源與屏蔽之間的距離。

　　3) SE算式最后一項是校正因子B，其計算公式為：

　　B=20lg[-exp(-2t/σ)]

　　此式僅適用于近磁場環(huán)境并且吸收損耗小于10dB的情況。由于屏蔽物吸收效率不高，其內部的再反射會使穿過屏蔽層另一面的能量增加，所以校正因子是個負數，表示屏蔽效率的下降情況。

　　也就是說，我們想抑制住EMI，必須提高屏蔽效率，那么，屏蔽材料的選擇也變得很重要了.只有如金屬和鐵之類導磁率高的材料才能在極低頻率下達到較高屏蔽效率。這些材料的導磁率會隨著頻率增加而降低，另外如果初始磁場較強也會使導磁率降低，還有就是采用機械方法將屏蔽罩作成規(guī)定形狀同樣會降低導磁率。

　　在高頻電場下，采用薄層金屬作為外殼或內襯材料可達到良好的屏蔽效果，但條件是屏蔽必須連續(xù)，并將敏感部分完全遮蓋住，沒有缺口或縫隙(形成一個法拉第籠)。然而在實際中要制造一個無接縫及缺口的屏蔽罩是不可能的，由于屏蔽罩要分成多個部分進行制作，因此就會有縫隙需要接合，另外通常還得在屏蔽罩上打孔以便安裝與插卡或裝配組件的連線。

　　設計屏蔽罩的困難在于制造過程中不可避免會產生孔隙，而且設備運行過程中還會需要用到這些孔隙。制造、面板連線、通風口、外部監(jiān)測窗口以及面板安裝組件等都需要在屏蔽罩上打孔，從而大大降低了屏蔽性能。盡管溝槽和縫隙不可避免，但在屏蔽設計中對與電路工作頻率波長有關的溝槽長度作仔細考慮是很有好處的。

　　任一頻率電磁波的波長為：波長(λ)=光速(C)/頻率(Hz)

　　當縫隙長度為波長(截止頻率)的一半時，RF波開始以20dB/lO倍頻(1/10截止頻率)或6dB/8倍頻(1/2截止頻率)的速率衰減。通常RF發(fā)射頻率越高衰減越嚴重，因為它的波長越短。當涉及到最高頻率時，必須要考慮可能會出現的任何諧波，

　　一旦知道了屏蔽罩內RF輻射的頻率及強度，就可計算出屏蔽罩的最大允許縫隙和溝槽。例如如果需要對1GHz(波長為300mm)的輻射衰減，則150mm的縫隙將會開始產生衰減，因此當存在小于150mm的縫隙時，1GHz輻射就會被衰減。所以對1GHz頻率來講，若需要衰減20dB，則縫隙應小于15 mm(150mm的1/10)，需要衰減26dB時，縫隙應小于7.5mm(15mm的1/2以上)，需要衰減32dB時，縫隙應小于3.75mm(7.5mm的1/2以上)。

　　可采用合適的導電襯墊使縫隙大小限定在規(guī)定尺寸內，從而實現這種衰減效果。由于接縫會導致屏蔽罩導通率下降，因此屏蔽效率也會降低。要注意低于截止頻率的輻射其衰減只取決于縫隙的長度直徑比，例如長度直徑比為3時可獲得100dB的衰減。在需要穿孔時，可利用厚屏蔽罩上面小孔的波導特性;另一種實現較高長度直徑比的方法是附加一個小型金屬屏蔽物，如一個大小合適的襯墊。上述原理及其在多縫情況下的推廣構成多孔屏蔽罩設計基礎。

　　多孔薄型屏蔽層：多孔的例子很多，比如薄金屬片上的通風孔等等，當各孔間距較近時設計上必須要仔細考慮。下面是此類情況下屏蔽效率計算公式

　　SE=[20lg(fc/o/σ)]-10lg n其中f截止頻率n：孔洞數目

　　注意此公式僅適用于孔間距小于孔直徑的情況，也可用于計算金屬編織網的相關屏蔽效率。

　　接縫和接點：電焊、銅焊或錫焊是薄片之間進行永久性固定的常用方式，接合部位金屬表面必須清理干凈，以使接合處能完全用導電的金屬填滿，保持高阻狀態(tài).導電襯墊的作用是減少接縫或接合處的槽、孔或縫隙，使RF輻射不會散發(fā)出去。EMI襯墊是一種導電介質，用于填補屏蔽罩內的空隙并提供連續(xù)低阻抗接點。

　　墊片系統(tǒng)：一個需要考慮的重要因素是壓縮，壓縮能在襯墊和墊片之間產生較高導電率。襯墊和墊片之間導電性太差會降低屏蔽效率，另外接合處如果少了一塊則會出現細縫而形成槽狀天線，其輻射波長比縫隙長度小約4倍。

　　確保導通性首先要保證墊片表面平滑、干凈并經過必要處理以具有良好導電性，這些表面在接合之前必須先遮住;另外屏蔽襯墊材料對這種墊片具有持續(xù)良好的粘合性也非常重要。導電襯墊的可壓縮特性可以彌補墊片的任何不規(guī)則情況。

　　所有襯墊都有一個有效工作最小接觸電阻，設計人員可以加大對襯墊的壓縮力度以降低多個襯墊的接觸電阻，當然這將增加密封強度，會使屏蔽罩變得更為彎曲。大多數襯墊在壓縮到原來厚度的30%至70%時效果比較好。因此在建議的最小接觸面范圍內，兩個相向凹點之間的壓力應足以確保襯墊和墊片之間具有良好的導電性。

　　另一方面，對襯墊的壓力不應大到使襯墊處于非正常壓縮狀態(tài)，因為此時會導致襯墊接觸失效，并可能產生電磁泄漏。與墊片分離的要求對于將襯墊壓縮控制在制造商建議范圍非常重要，這種設計需要確保墊片具有足夠的硬度，以免在墊片緊固件之間產生較大彎曲。在某些情況下，可能需要另外一些緊固件以防止外殼結構彎曲。

　　壓縮性也是轉動接合處的一個重要特性，如在門或插板等位置。若襯墊易于壓縮，那么屏蔽性能會隨著門的每次轉動而下降，此時襯墊需要更高的壓縮力才能達到與新襯墊相同的屏蔽性能。在大多數情況下這不太可能做得到，因此需要一個長期EMI解決方案。

　　如果屏蔽罩或墊片由涂有導電層的塑料制成，則添加一個EMI襯墊不會產生太多問題，但是設計人員必須考慮很多襯墊在導電表面上都會有磨損，通常金屬襯墊的鍍層表面更易磨損。隨著時間增長這種磨損會降低襯墊接合處的屏蔽效率，并給后面的制造商帶來麻煩。

　　如果屏蔽罩或墊片結構是金屬的，那么在噴涂拋光材料之前可加一個襯墊把墊片表面包住，只需用導電膜和卷帶即可。若在接合墊片的兩邊都使用卷帶，則可用機械固件對EMI襯墊進行緊固，例如帶有塑料鉚釘或壓敏粘結劑(PSA)的“C型”襯墊。襯墊安裝在墊片的一邊，以完成對EMI的屏蔽。

　　推廣開來說，不僅僅針對高頻電路，一般系統(tǒng)都需要進行屏蔽，這是因為結構本身存在一些槽和縫隙。所需屏蔽可通過一些基本原則確定，但是理論與現實之間還是有差別。例如在計算某個頻率下襯墊的大小和間距時還必須考慮信號的強度，如同在一個設備中使用了多個處理器時的情形。表面處理及墊片設計是保持長期屏蔽以實現EMC性能的關鍵因素。

　　2濾波

　　濾波通常采用三種器件來實現：去耦電容、EMI濾波器和磁性元件。

　　2.1去耦電容

　　前面我們曾經分析過，當電路在很快的器件高低電平變換的時候，就會產生一系列的正弦諧波分量，這些正弦諧波分量就是我們所說的EMI成分，這些高頻諧波會通過和其他設備之間的耦合通道對其他設備造成電磁干擾。合理使用去耦電容就能起到很好的抑制電磁干擾的效果，實際的電容是可以等效圖3所示的模型：

?

　　圖3 電容的等效模型

　　其中等效串聯電阻我們稱之為ESR，等效串聯電感我們稱之為ESL，我們可以計算出這個等效電容的諧振頻率為：

　　Fr=1/2π√LC

　　電容的濾波原理就是通過這個頻率來確定。小于諧振頻率的時，電容體現為容性，而當頻率大于諧振頻率的時，電容就體現為感性。所以，我們在濾除較為低頻的噪聲的時候，就應當選擇電容值比較高的電容，想濾去頻率較高的噪聲，比如我們前面所說的EMI，則應該選擇數值比較小的電容。所以，在實際中，我們通常放置一個1uf到10uf左右的去耦電容在每個電源輸出管腳處，來抑制低頻成分，而選取O.01uf到O.1uf左右的去耦電容來濾除高頻部分(對去耦電容的特性分析請參考第五章電源完整性分析)。 為了獲得最佳的EMI抑制效果，我們最好能在每組電源和地的引腳都能安裝一個電容，但是如果電源在流出引腳前在Ic內部已經放置去耦電容，那么在引腳處就不必在和每個地之間連接一個電容了.但是這樣對IC芯片的成本會相應提高。

　　圖4是一個放置耦合電容和不放置耦合電容的EMI仿真比較：

?

　　圖4 去耦電容對抑制EMI的作用

　　2.2 EMI濾波器

　　EMI濾波一般是用在對電源線的濾波，它是用來隔離電路板或者系統(tǒng)內外的電源，它的作用是雙向的，即可以作為輸出濾波，也可以作為輸入濾波.EMI濾波器是由電感和電容組成。比較常見的幾種EMI濾波器有：穿心電容，L型濾波器，Ⅱ型濾波器，T型濾波器等。對于不同濾波器的選擇，我們通常是通過濾波器接入端的阻抗大小來決定。如果電源線兩端都為高阻，那么易選用穿心電容和Ⅱ型濾波器，但是Ⅱ型濾波器的衰減速度比穿心電容大;如果兩端阻抗相差比較大，適宜選擇L型濾波器，其中電感接入低阻如果兩端都為低阻抗，那么就選用T型濾波器。

　　2.3 磁性元件

　　磁性元件是由鐵磁材料構成的，有來抑制EMI，最常見的磁性元件有磁珠，磁環(huán)，扁平磁夾子。磁環(huán)和磁夾子一般用在連接線上，如圖5所示。

?

　　圖5 磁性元件示意圖

　　磁性元件的工作原理很簡單，就是相當于在傳輸線上串入一電感，廠家一般會提供與圖6類似的特性圖，設計者必須根據需求來選擇相應的磁性元件，在下圖中，線上串接一個磁性元件的插入損耗可由下面這個公式計算得出：

　　Loss(dB)=20log[(Zs+Zf+Z1)/(Zs+Z1)]

?

　　圖6 磁性元件的特性圖

　　由于磁性元件并不增加線路中的直流阻抗，這使得它非常適合用在電源線上做EMI抑制器件。由于磁珠很小也很容易處理，所以有時候也把它用在信號線上作為EMI抑制器件，但是它掩蓋了問題的本質，影響了信號的上升下降時間，除非萬不得以或者在設計的最后調試階段，一般不推薦使用。

　　3 接地

　　實際中，信號的基本接地方式有三種，浮地、單點接地和多點接地。

　　1.浮地

　　浮地就是指和公共地分開的接地。采用浮地的目的是為了將電路或者設備與公共地或可能引起環(huán)流的公共導線隔離開來。浮地還可以使不同電位的電路之間的配合變得簡單。由于浮地和其他公共地之間隔離開，所以，一般不會受到其他地上噪聲的影響，但是，卻容易在浮地上面形成靜電的堆積，時間長了就會形成靜電干擾。目前有種解決辦法是采用大電阻將接浮地設備和大地相連，能夠進行靜電釋放。

　　2.單點接地

　　單點接地是指在一個電路或者設備中，只有一個物理點被定義接地參考點，電路或者設備中所以的接地信號都接到這個接地點，由于所有的接地信號都接到一起，由于每個信號接地的距離不一樣，很容易使接地點的電平不穩(wěn)定，而且，更為嚴重的一個問題是單點接地不適合高頻電路或者設備。因為在高頻下，信號波長很小，如果接地線的長度接近λ/4的時候，接地處會形成短路，反射系數為-1，信號會反射回來，達不到接地效果，所以，對于高頻電路，我們不提倡使用單點接地方式而使用多點接地方式。

　　3.多點接地

　　多點接地是指設備或電路中的各個接地都直接接到離它最近的接地平面上，以使得各個接地線的長度遠小于λ/4。多點接地的優(yōu)點是比較簡單，而且接地線上出現的高頻駐波現象明顯減少。但是多點接地系統(tǒng)中的地線回路對系統(tǒng)提出了跟高的要求，保證各個接地點之間的穩(wěn)定電平和低阻抗是必須注意的一個問題。

　　4.混合接地

　　由于單點接地和多點接地都存在各自的優(yōu)缺點，所以，有很多情況下，系統(tǒng)內部將單點接地和多點接地兩種混合使用，也就是我們說的混合接地。先將電路中的所有電路接地特性進行分析、統(tǒng)計，將那些必須多點接地的使用多點接地，而其余的進行單點接地。示意圖7是一種混合接地的方式，對于直流，電容是開路的，電路是單點接地，對于射頻，電容是導通的電路是多點接地。

?

　　圖7 混合接地示意圖

　　良好的接地能夠減緩電壓瞬變，保證良好的信號回流路徑，它是抑制EMI的一種重要手段。特別是將屏蔽和接地配合使用，這樣對于高頻下的電磁兼容性問題，往往能取到事半功倍的效果。第八章中還有對接地理論的更詳細的分析。