本節(jié)主要討論PCB中的去耦設(shè)計(jì)，主要包括以下三部分內(nèi)容

1.去耦的兩種解釋

2.去耦電容的選擇方法

3.耦電容的安裝方式與PCB設(shè)計(jì)

去耦(Decoupling)：當(dāng)器件高速開關(guān)時(shí)，高速器件需要從電源分配網(wǎng)絡(luò)吸收瞬態(tài)能量。去耦電容也為器件和元件提供一個(gè)局部的直流源，這對減小由于電流在板上傳播而產(chǎn)生的尖峰很有用。去耦電容通過在信號線和電源平面間提供一個(gè)低阻抗的電源來實(shí)現(xiàn)，在頻率升高到自諧振點(diǎn)之前，隨著頻率升高，去耦電容的阻抗會越來越低。

這樣，高頻噪聲會有效地從信號線上泄放，這時(shí)余下的低頻能量的影響就比較小了。

1.去耦的兩種解釋：

a.從儲能的角度來說明電容退耦原理：在制作電路板時(shí)，通常會在負(fù)載芯片周圍放置很多電容，這些電容就起到電源退耦作用。其原理可用圖 1 說明。

圖 1 去耦電路

當(dāng)負(fù)載電流不變時(shí)，其電流由穩(wěn)壓電源部分提供，即圖中的 I0，方向如圖所示。此時(shí)電容兩端電壓與負(fù)載兩端電壓一致，電流 Ic 為 0，電容兩端存儲相當(dāng)數(shù)量的電荷，其電荷數(shù)量和電容量有關(guān)。當(dāng)負(fù)載瞬態(tài)電流發(fā)生變化時(shí)，由于負(fù)載芯片內(nèi)部晶體管電平轉(zhuǎn)換速度極快，必須在極短的時(shí)間內(nèi)為負(fù)載芯片提供足夠的電流。但是穩(wěn)壓電源無法很快響應(yīng)負(fù)載電流的變化，因此，電流 I0 不會馬上滿足負(fù)載瞬態(tài)電流要求，因此負(fù)載芯片電壓會降低。但是由于電容電壓與負(fù)載電壓相同，因此電容兩端存在電壓變化。對于電容來說電壓變化必然產(chǎn)生電流，此時(shí)電容對負(fù)載放電，電流 Ic 不再為 0，為負(fù)載芯片提供電流。根據(jù)電容等式：

I=C*dV/dt ? ? ? ?公式 1

只要電容量 C 足夠大，只需很小的電壓變化，電容就可以提供足夠大的電流，滿足負(fù)載瞬態(tài)電流的要求。這樣就保證了負(fù)載芯片電壓的變化在容許的范圍內(nèi)。這里，相當(dāng)于電容預(yù)先存儲了一部分電能，在負(fù)載需要的時(shí)候釋放出來，即電容是儲能元件。儲能電容的存在使負(fù)載消耗的能量得到快速補(bǔ)充，因此保證了負(fù)載兩端電壓不至于有太大變化，此時(shí)電容擔(dān)負(fù)的是局部電源的角色。

從儲能的角度來理解電源退耦，非常直觀易懂，但是對電路設(shè)計(jì)幫助不大。從阻抗的角度理解電容退耦，能讓我們設(shè)計(jì)電路時(shí)有章可循。實(shí)際上，在決定電源分配系統(tǒng)的去耦電容量的時(shí)候，用的就是阻抗的概念。

b.從阻抗的角度來理解退耦原理

將圖 1 中的負(fù)載芯片拿掉，如圖 2 所示。從 AB 兩點(diǎn)向左看過去，穩(wěn)壓電源以及電容退耦系統(tǒng)一起，可以看成一個(gè)復(fù)合的電源系統(tǒng)。這個(gè)電源系統(tǒng)的特點(diǎn)是：不論 AB 兩點(diǎn)間負(fù)載瞬態(tài)電流如何變化，都能保證 AB 兩點(diǎn)間的電壓保持穩(wěn)定，即 AB 兩點(diǎn)間電壓變化很小。

圖2電源部分我們可以用一個(gè)等效電源模型表示上面這個(gè)復(fù)合的電源系統(tǒng)，如圖 3

圖 3 等效電路對于這個(gè)電路可寫出如下等式：?

V=Z*?I ? 公式 2

我們的最終設(shè)計(jì)目標(biāo)是，不論 AB 兩點(diǎn)間負(fù)載瞬態(tài)電流如何變化，都要保持 AB 兩點(diǎn)間電壓變化范圍很小，根據(jù)公式 2，這個(gè)要求等效于電源系統(tǒng)的阻抗 Z 要足夠低。在圖 2 中，我們是通過去耦電容來達(dá)到這一要求的，因此從等效的角度出發(fā)，可以說去耦電容降低了電源系統(tǒng)的阻抗。另一方面，從電路原理的角度來說，可得到同樣結(jié)論。電容對于交流信號呈現(xiàn)低阻抗特性，因此加入電容，實(shí)際上也確實(shí)降低了電源系統(tǒng)的交流阻抗。

從阻抗的角度理解電容退耦，可以給我們設(shè)計(jì)電源分配系統(tǒng)帶來極大的方便。實(shí)際上，電源分配系統(tǒng)設(shè)計(jì)的最根本的原則就是使阻抗最小。最有效的設(shè)計(jì)方法就是在這個(gè)原則指導(dǎo)下產(chǎn)生的。

2.方法一：利用電源驅(qū)動的負(fù)載計(jì)算電容量

設(shè)負(fù)載（容性）為 30pF，要在 2ns 內(nèi)從 0V 驅(qū)動到 3.3V，瞬態(tài)電流為：I=C*dV/dt=30pF*3.3V/2.2ns=49.5mA如果共有 36 個(gè)這樣的負(fù)載需要驅(qū)動，則瞬態(tài)電流為：36*49.5mA=1.782A。假設(shè)容許電壓波動為：3.3*2.5%=82.5 mV，所需電容量為

C=I*dt/dv=1.782A*2ns/0.0825V=43.2nF

說明：所加的電容實(shí)際上作為抑制電壓波紋的儲能元件，該電容必須在 2ns 內(nèi)為負(fù)載提供1.782A 的電流，同時(shí)電壓下降不能超過 82.5 mV，因此電容值應(yīng)根據(jù) 82.5 mV 來計(jì)算。記住：電容放電給負(fù)載提供電流，其本身電壓也會下降，但是電壓下降的量不能超過 82.5 mV（容許的電壓波紋）。這種計(jì)算沒什么實(shí)際意義，之所以放在這里說一下，是為了讓大家對去耦原理認(rèn)識更深。

方法二：利用目標(biāo)阻抗計(jì)算電容量（設(shè)計(jì)思想很嚴(yán)謹(jǐn)，要吃透）

為了清楚的說明電容量的計(jì)算方法，我們用一個(gè)例子。要去耦的電源為 1.2V，容許電壓波動為 2.5%，最大瞬態(tài)電流 600mA，

第一步：計(jì)算目標(biāo)阻抗XMAX=VDD*Ripple/?IMAX=1.2 0.025/0.6=50mΩ

第二步：確定穩(wěn)壓電源頻率響應(yīng)范圍。和具體使用的電源片子有關(guān)，通常在 DC 到幾百 kHz 之間。這里設(shè)為 DC 到 100kHz。在 100kHz 以下時(shí)，電源芯片能很好的對瞬態(tài)電流做出反應(yīng)，高于 100kHz 時(shí)，表現(xiàn)為很高的阻抗，如果沒有外加電容，電源波動將超過允許的 2.5%。為了在高于 100kHz 時(shí)仍滿足電壓波動小于 2.5%要求，應(yīng)該加多大的電容？

第三步：計(jì)算電容量

當(dāng)頻率處于電容自諧振點(diǎn)以下時(shí)，電容的阻抗可近似表示為：

ZC=1/2*π*f*c

頻率 f 越高，阻抗越小，頻率越低，阻抗越大。在感興趣的頻率范圍內(nèi)，電容的最大阻抗不能超過目標(biāo)阻抗，因此使用 100kHz 計(jì)算（電容起作用的頻率范圍的最低頻率，對應(yīng)電容最高阻抗）。

C=1/2*π*f*XMAX=31.831uF

第四步：計(jì)算 bulk 電容的最高有效頻率

當(dāng)頻率處于電容自諧振點(diǎn)以上時(shí)，電容的阻抗可近似表示為：ZC=2*π*f*ESL頻率 f 越高，阻抗越大，但阻抗不能超過目標(biāo)阻抗。假設(shè) ESL 為 5nH，則最高有效頻率為：fmax=XMAX/2*π*ESL=1.6MHz。這樣一個(gè)大的電容能夠讓我們把電源阻抗在 100kHz 到1.6MHz 之間控制在目標(biāo)阻抗之下。當(dāng)頻率高于 1.6MHz 時(shí)，還需要額外的電容來控制電源系統(tǒng)阻抗。第五步：計(jì)算頻率高于 1.6MHz 時(shí)所需電容

如果希望電源系統(tǒng)在 500MHz 以下時(shí)都能滿足電壓波動要求，就必須控制電容的寄生電感量。必須滿足2*π*f*LMAX×≤XMAX ，所以有：

LMAX≤XMAX/(2*π*500MHz)=0.016nH

假設(shè)使用 AVX 公司的 0402 封裝陶瓷電容，寄生電感約為 0.4nH，加上安裝到電路板上后過孔的寄生電感（本文后面有計(jì)算方法）假設(shè)為 0.6nH，則總的寄生電感為 1 nH。為了滿足總電感不大于 0.16 nH 的要求，我們需要并聯(lián)的電容個(gè)數(shù)為：1/0.016=62.5 個(gè)，因此需要63 個(gè) 0402 電容。

為了在 1.6MHz 時(shí)阻抗小于目標(biāo)阻抗，需要電容量為：C=1/(2*π*1.6MHz*XMAX)=1.9894uF

因此每個(gè)電容的電容量為 1.9894/63=0.0316 uF。

綜上所述，對于這個(gè)系統(tǒng)，我們選擇 1 個(gè)31.831 uF 的大電容和 63 個(gè) 0.0316 uF 的小電容即可滿足要求。

注意：以上基于目標(biāo)阻抗的計(jì)算，只是為了說明這種方法的基本原理，實(shí)際中不能這樣簡單的計(jì)算就了事，因?yàn)檫€有很多問題需要考慮。學(xué)習(xí)的重點(diǎn)是這種方法的核心思想。

3.去耦電容的安裝方式與PCB設(shè)計(jì)

安裝去耦電容時(shí)，一般都知道使電容的引線盡可能短。但是，實(shí)踐中往往受到安裝條件的限制，電容的引線不可能取得很短。況且，電容自身的寄生電感只是影響自諧振頻率的因素之一，自諧振頻率還與過孔的寄生電感、相關(guān)印制板導(dǎo)線的寄生電感等因素有關(guān)。一味地追求引線短，不僅困難，而且可能根本達(dá)不到目的。當(dāng)去耦電容在PCB上的位置不可能實(shí)現(xiàn)使用很短的印制導(dǎo)線時(shí)，就必須加粗印制線。實(shí)踐證明，一根長寬比小于3的印制線具有非常低的阻抗，能滿足去耦電容引線的要求。當(dāng)然，還需要盡量減少過孔的數(shù)量，設(shè)計(jì)過孔的時(shí)候應(yīng)盡可能減小過孔的寄生電感。


審核編輯：劉清