最近有小伙伴咨詢，為什么高速信號PCB走線越短越好，怎么取舍。因為在PCB實際設計中就會發現這句話的問題，因為最終這句話要想用于實際布線，那么就要計算和取舍了，越短越好，誰都知道，如何判斷多短合適，總不能從CPU出來就接DDR，在實際設計中根本不可能實現。頻率越高，信號就越短，這是經驗，那么多高算高，多短算短？今天筆者就和大家分享一下為什么說高速信號走線越短越好，實際工程中如何取舍，如何判別的一個原理性分析，算是拋磚引玉吧。 ? ? ?

首先大家要知道傳輸線理論，筆者記得最初見到這個說法是在電路理論這本大學書籍中，就是把電路分成集總參數和分布參數系統，而分布參數系統，兩點之間的物理連線能不能看成短路，即兩點之間的電壓，電流，相位是否相等都與信號的波長λ有關。 ? ?

傳輸線效應是典型的高頻現象，本質上任何電路，元器件，連接線等都是分布系統。只是在某些條件下可以忽略一些分布特性，視為集總系統，比如低速電路中，主要忽略了高頻特性，因為我們主要應用的場景頻率在低頻特性范圍內，而且電路的主要特征也是低頻特征。

根據電磁場理論，電磁波以速度v（一般認為是光速）傳播，波長λ，頻率f，大家都知道波速公式λ=v/f，其實我們經常說的CPU速度快，想表達的可能是主頻f高，比如1Ghz，2Ghz主頻等。

接下來我們看，對于一條長度為L的低損耗傳輸線【在PCB設計中，指的是發射端，到接收端的信號線，加上信號返回參考地組成的傳輸線系統】，波長為λ時，當L<<0.1λ時，可以看作理想傳輸線，其他情況可視為分布系統，即傳輸線，實際工程中可能更復雜一些，但是不影響具有參考意義的理論分析。

舉例1：在PCB布線時，由波速公式λ=v/f的角度分析，結合L<<0.1λ，當信號頻率f一定時，速度v固定，則λ固定，此時走線L越短，越有利于將走線當作集總參數考慮，因此才說走線越短，越好，但是計算方法由L<<0.1λ可以估算，比如信號頻率100Mhz，波長300cm，走線L=5mm，那么可以忽略傳輸線效應是沒有問題的，滿足公式L<<0.1λ。

舉例2：在PCB布線時，當L一定時，由波速公式λ=v/f看，f越高，例如頻率10Ghz信號，速度v一定，頻率越高則對應波長越短，此時波長λ越小，約為3cm，L=5mm時，則與0.1λ相近，不滿足公式L<<0.1λ，因此走線時要注意傳輸線效應。

因此要確定信號頻率，走線長度，基本可以確定是否考慮傳輸線效應，而在滿足公式L<<0.1λ的情況下，可以不必太過度考慮信號的長短，因為很多情況下，走線需要需要考慮PCB板的尺寸和元器件布局要求，尤其是元器件較多的場合，走線滿足要求即可，也無需給自己增加走線難度。而在不滿足公式L<<0.1λ的情況下，就需要考慮走線的長度問題了，這也是PCB工程師需要注意點的一個設計點。

??



審核編輯：劉清