舉個例子來說吧。我們將對多層電路板進行射頻線仿真，為了更好的做出對比，將仿真的PCB分為表層鋪地前的和鋪地后的兩塊板分別進行仿真對比；表層未鋪地的PCB文件如下圖1所示（兩種線寬）：

　　圖1a：現款0.1016mm的射頻線（表層鋪地前）

　　圖1b：現款0.35mm的射頻線（表層鋪地前）

　　圖1：表層為鋪過地的PCB

　　首先將線寬不同的兩塊板（表層鋪地前）由ALLEGRO導入SIWAVE，在目標線上加入50Ω端口。針對不同線寬0.1016mm和0.35mm， 我們的仿真結果如圖2所示，圖中顯示的曲線是S21，仿真頻率范圍為800MHz-1GHz。

　　圖2a：表層為鋪地的S21（線寬0.1016mm）

　　圖2b：表層未鋪地的S21（線寬0.35mm）

　　圖2：表層未鋪地的S21

　　由圖中可以看到，在800MHz-1GHz的范圍內，仿真的數據展示為小數點后一到兩位的數量級，0.35mm的損耗要比0.1016mm的線小一個數量 級，這是因為0.35mm的線寬在該板的層疊條件下其特征阻抗接近50Ω。 因此間接驗證了我們所做的阻抗計算（用線寬約束）是有一定作用的。

　　接下來我們做了表層鋪地后的同樣的仿真（800MHz-1GHz），導入的PCB文件如下圖。

　　圖3a：0.1016mm的射頻線（表層鋪地）

　　圖3b：0.35mm射頻線（表層鋪地）

　　圖3：表層鋪過地的PCB

　　仿真結果如下圖：

　　圖4a：表層鋪地后的S21（線寬0.1016mm）

　　圖4b：表層鋪地后的S21（線寬0.35mm）

　　圖4：表層鋪地后的S21

　　由圖中看到，仿真的數據顯示，該傳輸線的線損已經是1-2 dB的數量級了，當然0.35 mm的損耗要明顯小于0.1016 mm的。另外一個明顯的現象是相對于未鋪地的仿真結果，隨著頻率由800MHz到1GHz的增加，損耗趨大。

　　我們可以從仿真的結果中得到這樣一個結果：

　　1.射頻走線按50歐姆走，可以減小線損；

　　2.表層的鋪地事實上是將一部分RF信號能量耦合到了地上，造成了一定的損耗。因此PCB表層的鋪地應該有所講究。盡量遠離RF線。工程經驗是大于1.5倍的線寬。