PCB 阻抗是高頻工作時(shí)電路的電容和電感的組合，雖然也是以Ω為單位測(cè)量，但是與作為直流特性的電阻有些不同，阻抗是一種交流特性，意味著與頻率有關(guān)，而電阻則不是。
2024-02-22 10:20:33
545 
提供地阻抗回路，勢(shì)必會(huì)造成EMI輻射，這種做法弊大于利。[/url]誤區(qū)二：認(rèn)為保持等間距比匹配線長(zhǎng)更重要。在實(shí)際的PCB布線中，往往不能同時(shí)滿足差分設(shè)計(jì)的要求。由于管腳分布，過(guò)孔，以及走線空間等因素
2015-01-12 14:53:57
下面從直角走線、差分走線、蛇形線三個(gè)方面來(lái)闡述PCB LAYOUT的走線。
2021-03-17 07:25:46
布線（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò) Layout 得以實(shí)現(xiàn)并驗(yàn)證，由此可見(jiàn)，布線在高速 PCB 設(shè)計(jì)中
2019-06-10 10:11:23
本帖最后由 maskmyself 于 2017-7-10 10:08 編輯
布線（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速
2017-07-07 11:45:56
布線（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò)Layout得以實(shí)現(xiàn)并驗(yàn)證，由此可見(jiàn)，布線在高速PCB設(shè)計(jì)中
2014-08-13 15:44:05
PCB Layout中直角走線會(huì)產(chǎn)生什么影響?直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一，那么直角走線究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢？從原理上說(shuō)，直角走線會(huì)使
2019-02-15 03:04:56
布線（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò)Layout得以實(shí)現(xiàn)并驗(yàn)證，由此可見(jiàn)，布線在高速PCB設(shè)計(jì)中
2019-08-05 06:40:24
新人，求PCB布局走線資料，謝謝！
2014-08-02 19:19:40
PCB中走線有幾種這幾種分別有什么作用？哪種對(duì)信號(hào)的影響最好？
2012-11-13 15:49:21
劃重點(diǎn)！PCB走線不要隨便拉
盲目的拉線，拉了也是白拉！
有些小伙伴在pcb布線時(shí)，板子到手就是干，由于前期分析工作做的不足或者沒(méi)做，導(dǎo)致后期處理時(shí)舉步維艱。比如 電源 線、雜線拉完了，卻漏掉一組
2023-12-12 09:23:35
，我們可以用并聯(lián)阻抗公式和反射系數(shù)公式來(lái)確定它的范圍。對(duì)于這種并聯(lián)阻抗，我們希望電容阻抗越大越好。假設(shè)電容阻抗是PCB走線特性阻抗的k倍，根據(jù)并聯(lián)阻抗公式得到電容處信號(hào)感受到的阻抗為： 阻抗變化率為
2018-11-22 11:08:32
pcb走線時(shí)，會(huì)影響到已經(jīng)布完的線。之前正在布的線不會(huì)對(duì)已經(jīng)布完的線產(chǎn)生影響，現(xiàn)在不知道怎么恢復(fù)。
2019-09-25 03:58:46
會(huì)增大，阻抗不連續(xù)，引起信號(hào)反射。為了減小不連續(xù)性，要對(duì)拐角進(jìn)行處理，有兩種方法：切角和圓角。圓弧角的半徑應(yīng)足夠大，一般來(lái)說(shuō)，要保證：R>3W。 銳角、直角走線 銳角走線一般布線時(shí)我們禁止
2018-09-21 11:48:34
的地環(huán)。以避免從大地受到干擾噪聲. USB方面的考慮 USB的差分信號(hào)線保持平行走線，以達(dá)到90 ohm的差分阻抗。由于PCB和走線的因素這樣的平行走線的要求是很難達(dá)到的。為了避免這樣的偏差盡可能
2023-04-13 16:09:54
求高手貢獻(xiàn)PCB設(shè)計(jì)走線經(jīng)驗(yàn)！及相關(guān)技術(shù)
2013-01-11 20:02:07
來(lái)說(shuō)，沒(méi)有按照正確的方法評(píng)估走線線寬，可能導(dǎo)致電流過(guò)大，燒毀板子走線；對(duì)于高速信號(hào)來(lái)說(shuō)，沒(méi)有合適的計(jì)算線寬，可能導(dǎo)致阻抗失配，引起信號(hào)完整性問(wèn)題。 2.PCB走線跟哪些因素有關(guān) PCB的走線主要跟
2023-04-12 16:02:23
`為什么下圖中PCB走線正反面不同。孔與孔之間為直接通路。為什么背面的走線環(huán)繞迂回。小白菜提問(wèn)，求高手詳解。謝謝`
2018-10-29 08:46:46
直角走線的對(duì)信號(hào)的影響就是主要體現(xiàn)在三個(gè)方面：一是拐角可以等效為傳輸線上的容性負(fù)載，減緩上升時(shí)間；二是阻抗不連續(xù)會(huì)造成信號(hào)的反射；三是直角尖端產(chǎn)生的EMI。 傳輸線的直角帶來(lái)的寄生電容可以由下面這個(gè)
2014-11-18 17:29:31
采訪過(guò)蘋果公司CEO的B站up主-何同學(xué)，近期更新一條視頻中，有出現(xiàn)過(guò)他自己設(shè)計(jì)的PCB圖。很多人說(shuō)他不應(yīng)該直角走線。PCB為什么不能直角走線呢？一般在高速信號(hào)線中，直角線會(huì)帶來(lái)阻抗的不均勻
2022-09-08 16:54:17
本帖最后由 eehome 于 2013-1-5 10:00 編輯
針對(duì)PCB信號(hào)傳輸線阻抗不匹配所導(dǎo)致的產(chǎn)品輻射發(fā)射超標(biāo)問(wèn)題,采取了改變D-SUB、LVDS傳輸線的寬度,并在信號(hào)線兩側(cè)追加地保
2012-03-31 14:26:18
`用altium 畫PCB 對(duì)稱電路時(shí)走線沒(méi)有走對(duì)稱，看起來(lái)有點(diǎn)別扭。像這種對(duì)稱電路走線一般要怎么處理比較好呢？像我這樣畫對(duì)電器想能有沒(méi)有什么影響？要怎么畫才比較合理？希望大家指點(diǎn)指點(diǎn)`
2017-01-07 11:20:13
上的位置不同。目前的PCB板都采用多層走線的設(shè)計(jì)，在生產(chǎn)時(shí)需要經(jīng)過(guò)壓制。當(dāng)PCB板壓制時(shí)，板子不同的位置所受到的壓力不可能做到一致，這樣制成的PCB板在不同的位置上介電常數(shù)往往不相同，特征阻抗也當(dāng)然
2019-05-29 07:49:26
經(jīng)常聽(tīng)說(shuō)“PCB走線間距大于等于3倍線寬時(shí)可以抑制70%的信號(hào)間干擾”，這就是3W原則，信號(hào)線之間的干擾被稱為串?dāng)_。那么，你知道串?dāng)_是怎么形成的嗎？當(dāng)兩條走線很近時(shí)，一條信號(hào)線上的信號(hào)可能會(huì)在另一
2022-12-27 20:33:40
在pcb的設(shè)計(jì)過(guò)程中，元器件的布局和走線的調(diào)整是非常重要的一個(gè)步驟。恰當(dāng)?shù)牟季挚梢院?jiǎn)化布線的難度，更重要的是可以提高PCB的電氣性能，減少EMC，EMI。 下面是同一個(gè)原理圖對(duì)應(yīng)的兩種不同的布局和走
2019-10-17 04:37:54
PCB布線這幾種走線方式，你會(huì)嗎？在我們學(xué)習(xí)嵌入式開(kāi)發(fā)的過(guò)程中，PCB布線是必不可少的。好的布線方式，輕則看著美觀、布局合理，重則可以節(jié)約生產(chǎn)成本，達(dá)到良好的電路性能和散熱性能，使元器件的性能達(dá)到
2020-02-28 10:50:28
線角度 直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一，那么直角走線究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢？ 從原理上說(shuō)，直角走線會(huì)使傳輸線的線寬發(fā)生變化，造成阻抗的不連續(xù)
2019-08-20 15:27:06
PCB板阻抗設(shè)計(jì)：阻抗線有無(wú)參考層阻抗如何變化？生產(chǎn)PCB時(shí)少轉(zhuǎn)彎的阻抗線的阻抗更容易控制穩(wěn)定性？
2023-04-10 17:03:31
請(qǐng)教：1. PCB板上 RS485 的 A B線 在 走線時(shí) 需要注意哪些 問(wèn)題 ？2.PCB板上 RS485 的 A B線 需要做阻抗匹配嗎 ？謝謝！
2016-10-25 14:29:05
PCB板蛇形走線有什么作用PCB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，麥|斯|艾|姆|P|CB樣板貼片,麥1斯1艾1姆1科1技全國(guó)1首家P|CB樣板打板蛇形走線的主要作用
2013-08-29 15:43:30
PCB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)＂信號(hào)線中延時(shí)較小的部分，這些部分通常是沒(méi)有或比其它信號(hào)少通過(guò)另外的邏輯處理；最典型的就是時(shí)鐘
2017-11-22 20:04:14
PCB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)”信號(hào)線中延時(shí)較小的部分，這些部分通常是沒(méi)有或比其它信號(hào)少通過(guò)另外的邏輯處理；最典型的就是
2018-08-30 10:14:44
PCB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)”信號(hào)線中延時(shí)較小的部分，這些部分通常是沒(méi)有或比其它信號(hào)少通過(guò)另外的邏輯處理；最典型的就是
2020-07-14 18:02:17
PCB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)＂信號(hào)線中延時(shí)較小的部分，這些部分通常是沒(méi)有或比其它信號(hào)少通過(guò)另外的邏輯處?；最典型的就是
2018-09-20 11:05:23
PCB電容引腳之間可以走線嗎？
2023-04-13 16:25:48
直角走線一般是pcb布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一，那么直角走線究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢？從原理上說(shuō)，直角走線會(huì)使傳輸線的線寬發(fā)生變化，造成阻抗的不連續(xù)。其實(shí)
2014-10-28 15:08:55
在進(jìn)行PCB布線時(shí)，經(jīng)常會(huì)發(fā)生這樣的情況：走線通過(guò)某一區(qū)域時(shí)，由于該區(qū)域布線空間有限，不得不使用更細(xì)的線條，通過(guò)這一區(qū)域后，線條再恢復(fù)原來(lái)的寬度。走線寬度變化會(huì)引起阻抗變化，因此發(fā)生反射，對(duì)信號(hào)
2019-10-12 05:59:43
1.1 PCB板上預(yù)劃分?jǐn)?shù)字、模擬、DAA信號(hào)布線區(qū)域。1.2 數(shù)字、模擬元器件及相應(yīng)走線盡量分開(kāi)并放置於各自的布線區(qū)域內(nèi)。1.3 高速數(shù)字信號(hào)走線盡量短。1.4 敏感模擬信號(hào)走線盡量短。1.5
2019-05-30 06:58:19
通道。 需要說(shuō)明的是，在具體的PCB層疊設(shè)置時(shí)，要對(duì)以上原則進(jìn)行靈活掌握和運(yùn)用，根據(jù)實(shí)際單板的需求進(jìn)行合理的分析，最終確定合適的層疊方案，切忌生搬硬套。 PCB設(shè)計(jì)走線的阻抗控制簡(jiǎn)介 在PCB
2023-04-12 15:12:13
PCB設(shè)計(jì)走線的寬度與最大允許電流有何關(guān)系？PCB設(shè)計(jì)走線的寬度與銅厚有何關(guān)系？
2021-10-11 09:49:14
PCB設(shè)計(jì)走線的規(guī)則是什么
2021-03-17 06:36:28
？不給共模信號(hào)提供地阻抗回路，勢(shì)必會(huì)造成EMI輻射，這種做法弊大于利。 誤區(qū)二：認(rèn)為保持等間距比匹配線長(zhǎng)更重要。在實(shí)際的PCB布線中，往往不能同時(shí)滿足差分設(shè)計(jì)的要求。由于管腳分布，過(guò)孔，以及走線
2018-09-17 17:31:52
就是為了適應(yīng)PCI 33MHzClock的線長(zhǎng)要求 關(guān)于蛇形走線，因?yàn)閼?yīng)用場(chǎng)合不同具不同的作用,如果蛇形走線在電腦板中出現(xiàn)，其主要起到一個(gè)濾波電感的作用，提高電路的抗干擾能力，若在一般普通PCB板中
2014-11-19 11:54:01
PCB能不能以銳角走線pcb layout能不能以90°走線
2021-02-26 08:14:21
1. 一般規(guī)則1.1 PCB板上預(yù)劃分?jǐn)?shù)字、模擬、DAA信號(hào)布線區(qū)域。1.2 數(shù)字、模擬元器件及相應(yīng)走線盡量分開(kāi)并放置於各自的布線區(qū)域內(nèi)。1.3 高速數(shù)字信號(hào)走線盡量短。1.4 敏感模擬信號(hào)走線盡量
2014-03-14 17:44:44
pcb布局，走線方面，有什么建議嗎，該怎么怎么走，怎么提高效率
2016-10-15 14:51:34
合不同具不同的作用，如果蛇形走線在電腦板中出現(xiàn)，其主要起到一個(gè)濾波電感的作用，提高電路的抗干擾能力，電腦主機(jī)板中的蛇形走線，主要用在一些時(shí)鐘信號(hào)中，如CIClk，AGPClk，它的作用有兩點(diǎn)：1、阻抗
2019-05-22 02:48:05
PCB設(shè)計(jì)：通常的BGA器件如何走線？
2021-02-26 06:13:16
MIPI走線的6大法則MIPI總線在目前的移動(dòng)設(shè)備手機(jī)/平板的LCD或者camera應(yīng)用的十分廣泛。身為硬件工程師，無(wú)論是查線或者走線都是一項(xiàng)基本工，下面是基于個(gè)人經(jīng)驗(yàn)總結(jié)的MIPI走線的check
2018-05-21 11:53:33
MIPI的走線阻抗100歐的要求是根據(jù)LVDS（Low Voltage Differential Signaling)電平定義的。LVDS差分信號(hào)PN兩線最大幅度是350mV,內(nèi)部一個(gè)恒流源電流
2019-05-30 07:25:53
是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一，那么直角走線究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢？從原理上說(shuō)，直角走線會(huì)使傳輸線的線寬發(fā)生變化，造成阻抗的不連續(xù)。其實(shí)不光是直角走線，頓角
2010-03-16 09:23:41
PCB Layout中的走線策略布線（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò)Layout得以實(shí)現(xiàn)并驗(yàn)證，由此可見(jiàn)
2009-08-20 20:58:49
是至關(guān)重要的。下面將針對(duì)實(shí)際布線中可能遇到的一些情況，分析其合理性，并給出一些比較優(yōu)化的走線策略。主要從直角走線，差分走線，蛇形線等三個(gè)方面來(lái)闡述。01直角走線直角走線一般是PCB布線中要求盡量避免
2018-07-08 13:28:36
cadence PCB 怎么取消走線？***用過(guò)，取消很容易，cadence沒(méi)發(fā)現(xiàn)這個(gè)功能！
2016-01-25 22:57:46
cadence 怎么查看走線的阻抗？阻抗匹配很重要，但是怎么知道走線阻抗對(duì)不對(duì)呢？
2016-01-25 22:54:11
[size=14.3999996185303px]我有個(gè)ARM的板子，DDR2和NAND的數(shù)據(jù)線是復(fù)用的，這樣PCB走線的時(shí)候，除了原來(lái)DDR2高速信號(hào)走線阻抗和等長(zhǎng)以外，還需要特別注意什么嗎。NAND的線長(zhǎng)是不是不算入DDR2總的線長(zhǎng)中。
2016-10-10 17:09:28
作用，這種結(jié)構(gòu)在高頻的（10G以上）IC封裝PCB設(shè)計(jì)中經(jīng)常會(huì)用采用，被稱為CPW結(jié)構(gòu)，可以保證嚴(yán)格的差分阻抗控制（2Z0），如圖1-8-19。差分走線也可以走在不同的信號(hào)層中，但一般不建議這種走法
2019-03-18 21:38:12
為什么PCB走線中不能出現(xiàn)銳角和直角？而且走線也不能和IC的PIN腳垂直？會(huì)影響到什么？
2023-04-11 16:31:28
是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一，那么直角走線究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢？從原理上說(shuō)，銳角、直角走線會(huì)使傳輸線的線寬發(fā)生變化，造成阻抗的不連續(xù)。線寬變化導(dǎo)致阻抗
2017-08-12 15:09:54
PCB設(shè)計(jì)實(shí)現(xiàn)，對(duì)PCB板工藝也提出更高要求，經(jīng)過(guò)與PCB廠的溝通，并結(jié)合EDA軟件的使用，按照信號(hào)完整性要求去控制走線的阻抗。不同的走線方式都是可以通過(guò)計(jì)算得到對(duì)應(yīng)的阻抗值。微帶線（microstrip
2019-10-02 08:00:00
RF 射頻PCB走線為什么要50Ω阻抗，還有為什么要設(shè)禁止鋪銅，哪些地方要設(shè)禁止鋪銅？？？
2013-10-17 00:28:03
射頻線PCB走線屏蔽孔，都有什么要求？？？求解
2016-01-13 14:40:40
怎樣計(jì)算PCB布線中走線允許的最大長(zhǎng)度？走線太長(zhǎng)了都有哪些影響呢？
2023-04-10 17:10:25
及多層布線。PCB 板的設(shè)計(jì)過(guò)程是一個(gè)復(fù)雜的過(guò)程，要想很好地掌握它，需電子愛(ài)好者自已去體會(huì)， 才能得到其中的真諦。下面將針對(duì)實(shí)際布線中可能遇到的一些情況，分析其合理性，并給出一些比較優(yōu)化的走線策略。 一
2014-12-16 09:47:09
網(wǎng)絡(luò)，在多層的PCB走線的時(shí)候一旦產(chǎn)生了開(kāi)環(huán)的結(jié)果，將產(chǎn)生線形天線，增加EMI的輻射強(qiáng)度。 圖3 開(kāi)環(huán)規(guī)則 規(guī)則四：高速信號(hào)的特性阻抗連續(xù)規(guī)則 高速信號(hào)，在層與層之間切換的時(shí)候必須保證特性阻抗
2018-09-20 10:38:01
PCB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)”信號(hào)線中延時(shí)較小的部分，這些部分通常是沒(méi)有或比其它信號(hào)少通過(guò)另外的邏輯
2010-10-28 00:05:05
直角走線一般是pcb布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一，那么直角走線究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢？從原理上說(shuō)，直角走線會(huì)使傳輸線的線寬發(fā)生變化，造成阻抗的不連續(xù)。其實(shí)
2014-11-07 09:40:54
最近我設(shè)置了一款PCB板因走線阻抗不一致，導(dǎo)致PCB性能不穩(wěn)定，請(qǐng)教高手指點(diǎn)。。。。指點(diǎn)怎么樣設(shè)置走線的阻抗謝謝！！！
2011-07-26 22:24:24
PCB長(zhǎng)距離走線和短距離加個(gè)過(guò)孔走線哪種走線更合理？
2019-09-25 22:11:32
AD18 ,PCB,走線，任意走線，在哪里設(shè)置?
2019-03-07 01:36:59
HDMI差分對(duì)PCB怎么走線？要計(jì)算匹配阻抗嗎？差分對(duì)走多長(zhǎng)有要求嗎？四對(duì)差分對(duì)要走一樣長(zhǎng)嗎？
2019-05-31 05:35:21
本帖最后由 一只耳朵怪 于 2018-6-6 15:54 編輯
Hi，在參考設(shè)計(jì)中都只提到不平衡端的阻抗按照50歐姆做PCB微帶線，但是平衡端的阻抗設(shè)計(jì)沒(méi)有提到，查看
2018-06-06 13:10:24
管腳分布，過(guò)孔，以及走線空間等因素存在，必須通過(guò)適當(dāng)?shù)睦@線才能達(dá)到線長(zhǎng)匹配的目的，但帶來(lái)的結(jié)果必然是差分對(duì)的部分區(qū)域無(wú)法平行，這時(shí)候我們?cè)撊绾稳∩崮兀吭谙陆Y(jié)論之前我們先看看下面一個(gè)仿真結(jié)果。 從上
2012-12-18 12:03:00
管腳分布，過(guò)孔，以及走線空間等因素存在，必須通過(guò)適當(dāng)?shù)睦@線才能達(dá)到線長(zhǎng)匹配的目的，但帶來(lái)的結(jié)果必然是差分對(duì)的部分區(qū)域無(wú)法平行，這時(shí)候我們?cè)撊绾稳∩崮兀吭谙陆Y(jié)論之前我們先看看下面一個(gè)仿真結(jié)果。從上
2012-12-19 16:52:38
上使用多個(gè)過(guò)孔，過(guò)孔會(huì)產(chǎn)生阻抗不匹配和電感。 圖2PCB上的差分對(duì)走線 以前，只有不到50％的電路板采用可控阻抗互連線，而現(xiàn)在這一比例已超過(guò)90％。如今有不到50％的電路板使用了差分對(duì)，相信在不久
2018-11-27 10:56:15
比如射頻走線或者一些高速信號(hào)線，必須走多層板外層還是內(nèi)層也可以走線
2023-10-07 08:22:18
各位做高速數(shù)字電路的高手們，對(duì)于高速的ＤＤＲ的走線該如何進(jìn)行走線控制？比如特性阻抗控制在多少？還有就是長(zhǎng)度控制在多少？
2010-07-09 14:54:53
日常生活中，我們每天都會(huì)接觸到手機(jī)、電腦、高清電視，它們的核心是線路板，為能實(shí)現(xiàn)高速數(shù)據(jù)傳輸，線路板的生產(chǎn)離不開(kāi)阻抗匹配。
2020-06-29 17:00:591894
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論