O 引言

　　AD6620是一個寬帶中頻到基帶的解調器。它的內部信號處理單元由四個串聯單元組成。分別為頻率變換單元、二階固定系數梳狀濾波抽取濾波器(CIC2)單元、五階固定系數梳狀濾波抽取濾波器(CIC5)單元和一個系數可編程的RAM系數抽取濾波器(RCF)單元。通過串行微處理器接口可以完成對芯片的編程和控制。

　　AD6620具有16位線性比特補碼輸入(另加3bit指數輸入)，其單信道實數輸入模式的最大輸入數據速率可高達67 Msps，雙信道實數輸入模式與單信道復數輸入模式的最大輸入數據速率高達33.5 Msps。同時，AD6620還具有可編程抽取FIR濾波器與增益控制功能，抽取率在2～163 84之間可編程;輸出具有并行、串行兩種輸出模式，并行模式為16比特補碼輸出。

　　1 頻率變換器的原理及配置

　　實現數字下變頻(DDC)的頻率變換器通常由兩個16 bit乘法器和32 bit的數控振頻器(NCO)組成。數控振蕩器產生的本振信號頻率的分辨率可達

　　為了提高NCO的雜散性能，AD6620提供有相位抖動與幅度抖動選項。另外，NCO的設置包括設置NCO頻率、NCO相位補償和NCO的特性以及相應寄存器的配置。NCO的頻率可由下式計算：

　　將計算出的NCOFREQ轉換成二進制后可寫入NCO頻率編程寄存器的0x303。NCO相位補償由16位NCO相位補償寄存器0x304來配置。0x0000表示沒有相位補償：0xFFFF表示補償為2p。相位補償寄存器允許多路NCO的同步來產生固定和已知相位偏移的輸出，一般取Ox0000。NCO的特性可根據NCO控制寄存器0x302的各個位的定義來設置。

　　2 CIC2抽取濾波器

　　CIC2濾波器是一個固定系數抽取濾波器，其最高輸入數據速率為67 MHz。抽取率的取值范圍為2～16的整數。當系統時鐘fCLK是輸入數據速率的兩倍或更多倍時，可以通過設置來屏蔽此工作模塊，否則，最小只能設置為2。

　　CIC2濾波器的頻率響應函數為：

　　其中，SCIC2為幅度比例因子，可用來衰減CIC2濾波器的增益，MCIC2是抽取率。

　　CIC2濾波器的設置包括抽取率(MrCIC2 12bit)，插補率(LrCIC2 8 bit)及比例因子(SrCIC25 bit)的設置。

　　設置時可首先確定通帶占用的采樣率百分比

　　根據采樣頻率為100’0.5625 MHz/25 MHz=2.25的值，可查表得到MrCIC2 12 bit/LrCIC2 9 bit的值。在實際應用中，查到的值一般要大于等于BWfraction，在這里，BWfraction取2.25，查表得到MrCIC2 12 bit/LrCIC2 9 bit最大能取6，故取MrCIC2 12 bit/LrCIC2 9 bit為5。再取LrCIC2 9 bit為1.則MrCIC2 12 bit為5，rCIC2濾波器的輸出頻率frCIC2等于25 MHz/5，即12.5 MHz。這樣，即可將LrCIC2 9 bit 21寫入寄存器0x91，MrCIC2 12bit 21寫入寄存器0x90。

　　通常幅度比例因子可由式(5)和(6)給出：

　　因為MrCIC2 12bit取5，LrCIC2 9 bit取1，所以，由上式可以計算出SrCIC2為5，這樣，便可將SrCIC2的值寫入寄存器。

　　3 CIC5抽取濾波器

　　CIC5是一個5階固定參數抽取濾波器，它的濾波特性曲線比CIC2的更為陡峭，可用來在CIC2后進一步降低數據速率。CIC5抽取濾波器的抽取率可以取1～32范圍的任何整數值。當抽取率為1時，此時CIC5被屏蔽。CIC5的輸入頻率即是CIC2的輸出頻率。

　　CIC5濾波器的頻響函數如下：

　　與配置CIC2類似，在配置CIC5時，要確定的參數有抽取率和比例因子。抽取率的計算可采用與CIC2同樣的方法查出器件數據手冊中的對應值.而比例因子則可由下式給出：

　　4 RAM系數濾波器

　　RAM系數濾波器是AD6620中最后一個信號處理功能模塊，它是一個積和形式的、系數可編程的濾波器。

　　數據存儲器I-RAM、Q-RAM存儲了256個有CIC5濾波器輸出的最新復數位采樣值，數據位寬度為20 Bit。在同一個時鐘周期，I路和Q路可以使用相同的系數作為濾波器系數進行計算，也可以選用不同的系數進行計算。I、Q路累加器輸出數據位寬為23 bit。取抽率可取1～256的整數值。

　　5 外部電路配置及內部寄存器接入

　　AD6620工作時。需要正確搭建外部電路，同時還要按需配置內部寄存器。

　　在配置AD6620的外部電路時，需要確定它的工作狀態和輸出方式，其中輸出方式分為串行和并行兩種。每種輸出方式還應配置I/Q路輸出指示和數據有效信號DVout。接收機系統選用并行輸出方式，由于AD9235只提供12位數字信號，而AD6620可接收16位有效信號。故應將高12位與AD9235相連，其余低位接地補零。

　　AD6620的工作模式分為主控(模式0)與從控(模式1)兩種，對于需要并行處理多路下變頻的復雜系統。只有一片AD6620工作在主控模式。

　　這兩種模式的區別在于主控模式。在數據處理的每一級工作完成后，會發出一個同步脈沖，以用于復雜系統多個AD6620之間的同步工作。與此對應。從控模式的各級處理模塊只有在接到這個脈沖后，才能開始本級的處理，這樣才能以保證與其他AD6620芯片的工作協調。如主控模式二階梳狀濾波器CIC2完成其工作后，會向其他AD6620的SYNIC CIC2發出一個時鐘周期的脈沖信號以用于同步。由于接收機中只使用了一片AD6620，而無需等待其他芯片協同工作的同步脈沖，故配置為模式0，即主控模式。

　　AD6620的控制接口分串行輸入和并行輸入兩種。由于使用FPGA做芯片配置邏輯，所以，本文選用較靈活、效率較高的并行數據作為配置接口的邏輯輸入。

　　AD6620內部各個模塊的配置寄存器并不是等位長的。具體各模塊內部配置寄存器的位長見表l所列，而內部寄存器的訪問則必須通過外部接口寄存器來指定地址，并由高位到低位按字節寫入。

　　外部接口寄存器的位長是固定的，按000到lll編址總共八個。其中低5位的5個寄存器是數據寄存器，可用于放入內部某地址的不定長數據。而高兩位的兩個寄存器是地址寄存器，用于存放將要訪問的內部寄存器的目標地址，其中最高位111寄存器又和模式控制寄存器復用，且其最高兩位標識為寫增長和讀增長，具體結構如表2所列。

　　在寫寄存器的過程中，讀信號要保持高(失效)。RDY信號是AD6620給出的握手信號，它會在寫信號WR有效之后變低，之后，根據目標寄存器的不同，將在寫信號有效后最早3個周期內再次升高，以表明寫入工作完成。

　　與寫寄存器過程相似，在讀寄存器過程中，寫信號也要保持高(失效)，RDY信號是AD6620給出的握手信號，它會在讀信號RD有效之后變低，之后再根據目標寄存器的不同，在讀信號有效后3個周期到5個周期內再次升高，以表明寫入工作完成。有效數據會在第N+2個時鐘周期后穩定的保持在數據總線上。

　　為了使用FPGA來實現對AD6620的配置，在FPGA配置了一個FIFO以用于存放需要配置的所有寄存器的值。在RDY信號重新處于等待狀態時讀取該FIFO，可獲得下一個目標寄存器的地址和寄存器內的數據。

　　設計時可用QUARTUS II自帶的嵌入式邏輯分析儀SIGNAL-TAP來調試時序，以完成配置，圖1所示是一個完整的寄存器寫周期的各信號線采樣時序波形。

　　配置成功后的AD6620工作情況如圖2所示，從圖2中可以看到AD6620的輸入數據和AD6620的I，Q兩路的數據輸出，同時也可以觀察到各級同步信號的脈沖波形。

　　6 結束語

　　本文對新型ADC器件AD6620使用中的重點和難點問題，也就是AD6620的配置問題，給出了其實現方法，該方法具有一定的參考價值。事實上。該方法中的所有配置均已通過FPGA仿真驗證。并在工作過程中按照實際運行情況通過了Signal-TapII測試。