您是否聽到有人抱怨每天要為4G電話充電兩次？很遺憾，他對自己的手機并不太滿意。

隨著人們對高速數據讀寫的需求與日俱增，而電池的容量卻無法跟上通信技術前進的步伐，這種現象一直屢見不鮮。這并不是電池的問題，而是我們需要一種技術來使手機放大器變得更為強大。過去普遍采用普通的DC-DC轉換器來控制手機電池電量流入不同的芯片。這包括將手機信號驅動回基站的功率放大器（PA），對于2G和3G信號，由于峰均功率比（PAPR）相對較小，該功率放大器可以很好地工作。但隨著技術從GSM發展到GPRS、WCDMA直至HSPA，PAPR也大幅升高。現在LTE或4G具有非常高的PAPR，極大影響了手機的耗電量。圖1顯示的是基于設備電池特定功率輸入的典型PA輸出隨技術發展的變化。

圖1.不同無線標準的PAPR演示：該圖顯示的是一個典型PA的電池輸入功率（Pin）和輸出功率之比。信號功率壓縮隨著不同的PA設計而異，但PAPR則保持不變。

DC-DC轉換器在信號功率達到峰值時以線性方式吸收設備電池的電量，這種效率并不高。提高電能效率的一種方式是預測手機信號的峰值，然后僅向PA提供所需的電量。這種供電方式稱為功率包絡跟蹤（ET）。圖2顯示的是ET方法。

圖2. 當傳輸波形（以紅色標示）的功率不為峰值時，ET供電方法（以藍色標示）可減少電能的浪費。

在過去十年中，功率包絡跟蹤技術已經解決了基站的這一難題，不僅節省了功耗，還可防止過熱，這是由于PA可以處理大約200W或更高的功率。現在，半導體技術已經發展到一定程度，DC-DC轉換器可用于移動設備，可為PA提供所需的調制功率，這種技術出現得非常及時，因為LTE等4G技術正在不斷地迫使人們提高PA的效率。現在我們如何測試這一新技術？以下是一個PA測試解決方案的測試流程概述。

ET測試的挑戰

ET測試使得原本就非常復雜的系統變得更為復雜。采用ET技術的第一個挑戰就是生成調制的供電電源，該電源需要高達2W的功率和數十兆赫茲的帶寬。這些要求對于電源來說并不常見，因此許多PA制造商使用經改良的DC-DC轉換器來執行功率調制。這些芯片可接受直流電源、用于控制放大器增益的包絡波形以及用于控制芯片的一些數字線的輸入。輸出是一個高功率調制波形，用于提高待測放大器的放大功能。詳見圖3了解典型的RF PA測試設置，該設置已進行擴展，可支持ET。

圖3. 圖為RF PA測試的典型配置，可實現包絡跟蹤。

從測試和特征記述的角度來看，主要的挑戰在于對執行ET所必需的不同儀器進行同步。最為重要的是，必須以最低程度的抖動同步RF信號發生器和基帶任意波形發生器（AWG）。此外，它必須能夠以次納秒的精度偏移基帶包絡相對于RF波形的延遲。如果使用傳統臺式儀器，要實現這一程度的同步是非常困難的，而且還很有可能會涉及不同廠商的硬件，使應用軟件變得更復雜。

NI簡化了同步問題，并將軟硬件集成到一個平臺上，從而盡可能地使該流程變得簡單明了。PXI背板（見圖4）可用于路由機箱內實現同步所需的所有時鐘和觸發線，因而無需外部時鐘和觸發來路由網絡。為了實現次納秒級的同步和可重復性，采用NI-TCLK來協調多個模塊化儀器間的時鐘和觸發分布。如需詳細了解NI-TClk如何以低達20psrms的抖動來同步多個儀器，請閱讀NI T-Clock技術用于模塊化儀器定時和同步。

圖4. 圖為PXI Express背板以及時鐘和觸發原理圖。

最后，NI的各種模塊化儀器產品可用作為具有ET功能的RF PA測試設置的每一個組件。您也可將完整的PA測試系統集成到一個PXI機箱和統一的硬件驅動API集合，這可極大簡化系統的集成和測試開發。

1. NI測試解決方案

硬件設置

如果要對標準PA測試解決方案進行改良以適應ET測試，必須在系統中添加AWG（見圖3）。AWG必須能夠驅動單端和差分負載，應用常見模式和微分直流偏移、可變增益設置以及靈活的時鐘選項。NI PXIe-5451是一款可滿足所有這些需求的400 MS/s雙通道AWG。它還包含許多板載信號處理函數，其中包括用于脈沖整形和插值的脈沖響應（FIR）濾波、平坦度校正以及可減少軟件預處理的數字上變頻器。

在該應用中使用的RF信號發生器是6.6 GHz NI PXIe-5673E矢量信號發生器（VSG），其帶寬超過100 MHz。NI PXIe-5673E是由三個獨立的模塊組成：NI PXIe-5450任意波形發生器、NI PXIe-5652本地振蕩器和NI PXIe-5611 I/Q矢量調制器。

圖5. NI PXIe-5673E VSG的正面圖展示了三個獨立的模塊。

圖6顯示的是驗證VSG和AWG同步和重復性所使用的設置。NI PXIe-5673E VSG用于生成RF波形，NI PXIe-5451用于生成基帶包絡波形。NI PXIe-5154 1 GHz數字化儀用于同步驗證，但也可使用任何具有足夠高采樣率和帶寬的示波器。

圖6. 該測試設置驗證了AWG和VSG是同步的。

為了同步AWG和VSG，兩個設備必須共享同一個10 MHz參考時鐘。參考時鐘的來源可以是NI PXI 10 MHz背板時鐘，也可以是外部提供的10 MHz時鐘。

軟件

圖7顯示的是生成實現ET所需的RF和包絡波形所必需的軟件步驟。要生成的LTE波形可使用NI LTE工具包來創建，或從文件中讀取。然后便可計算包絡波形，包絡波形是LTE波形的一個函數。您也許還希望進行一些額外的信號處理，比如數字預失真或其他濾波操作來優化用于ET的波形。可對VSG進行配置來生成LTE波形，NI PXIe-5451的配置與NI PXIe-5673E VSG中的NI PXIe-5450 AWG相似（見圖5）。接著包絡波形便可相對RF波形進行時移，并與用于控制波形生成的硬件腳本一起寫入到板載內存中。（查看下面關于“波形生成延遲實現”的內容，了解包絡波形時移算法。）最后，多個設備可通過TClk來進行同步和初始化。

圖7. 圖為生成ET所需的RF和包絡波形所必需的軟件流程簡圖。

同步基帶包絡發生器和RF信號發生器所需的軟件相對簡單。VSG和AWG共享同一參考時鐘后，NI-TClk便可用于同步環節。此時，對AWG和VSG生成的波形進行相位鎖定，兩個波形之間存在可重復延遲。該延遲是由于NI-TClk沒有計算NI PXIe-5450 AWG到NI PXIe-5611 I/Q調制器之間的模擬路徑而產生的（詳見圖5）。由于該延遲為常數，因此可通過設置AWG相對于VSG的延遲來進行消除。對于許多ET應用，AWG相對于VSG的延遲（或VSG相對于AWG的延遲）對于找到延遲優化設備性能至關重要。該延遲必須是可重復的，且具有最低程度的抖動，這是因為就算延遲只偏離最佳值幾納秒，也會使設備的線性度減少若干個dB。

波形生成延遲實現

記住：VSG和AWG之間的延遲控制對于ET芯片測試和特性記述是至關重要的。該延遲可通過在硬件中添加等待采樣和偏移采樣時鐘或通過在軟件中使用DSP來實現。雖然在硬件中可實現該延遲，但是它需要ET波形重新采樣至200 MHz才能指定納秒級分辨率的延遲。由于并非每個用戶都能夠對波形進行重新采樣，因此我們更傾向于在軟件中實現延遲。

軟件延遲算法采用的是離散傅里葉變換（DFT）時移定理，該定理是指通過nd次采樣來延遲周期時域波形，其DFT將會以系數變化，其中k是離散頻率指數。

您還可使用該結果通過x［n］次采樣來延遲nd，操作步驟如下：

1. 取x［n］中的N個點，得到X［k］，0≤k≤N-1

2. X［k］乘以，0≤k≤N-1

3. 將得到的結果進行離散傅里葉逆變換

2. 結果

在NI LabVIEW系統設計軟件和ANSI C中均附有用于同步波形并可讓用戶能夠實現一個波形相對另一個波形的皮秒級分辨率延遲的范例代碼。項目范例位于本文結尾處。圖9 顯示的是使用NI PXIe-5154 1 GHz數字化儀進行數據采樣的LabVIEW采樣代碼的典型結果。在本范例中，基帶包絡信號僅為經換算的LTE波形幅度。從圖中我們可以看出基帶包絡與RF波形是一致的。

圖9. RF LTE波形與基帶包絡

圖10顯示的是LabVIEW ET演示操作的前面板界面。除了一些標準的硬件資源控件外，還有其他一些參數也值得說明一下。首先是波形IQ率。本操作演示中，假定RF和包絡波形均以相同的速率采樣，速率可以是任意值。之前我們討論的，如果要以任意量延遲包絡和RF波形，兩個波形均要以200 MHz的頻率重新采樣。第二個重要參量是是AWG相對VSG的延遲控件。控件實際上用于控制包絡相對于RF波形的延遲，可通過輸入負值來控制RF波形相對于包絡的延遲。

從圖9的RF和包絡波形中，我們很難確定精度為納秒級的波形延遲是否與預期一致。圖10中的波形圖顯示的是一個RF和包絡波形范例導出的數字化標記事件。使用標尺，可以看到，RF波形相對于包絡延遲了7 ns，這主要是由于NI PXIe-5611上變頻器的路徑延遲和電纜長度差異。如果要使兩個波形完全重疊，則AWG相對于VSG控件應設置為7 ns，如圖11所示。

圖10. LabVIEW ET演示操作前面板： 標記事件從VSG和AWG中導出。使用標尺，可以看到RF波形相對于AWG延遲了7 ns。

圖11. RF波形和包絡波形之間的7 ns延遲可通過延遲AWG 7 ns進行補償。

使用傳統的直流電源會消耗大量的電能，這使得對于LTE功率放大器而言，ET性能就變得至關重要。雖然該技術有望顯著提高PA效率，但是修改現有測試和特性記述設置來適應ET是一件非常困難且成本不菲的挑戰。借助NI平臺和本文提供的采樣代碼，您可以對現有NI PXI功率放大器測試站進行改進，以支持ET，且所花費的成本和時間遠低于傳統臺式設備所要求的。