今天，硅 MOSFET 的選擇主要分為兩大類(lèi)：平面和/或溝槽 MOSFET 和超結(jié) MOSFET。平面 MOSFET 的有源區(qū)靠近管芯表面(圖 1a)。為了降低 R DS(on)，需要額外的芯片面積，而為了增加 MOSFET 的電壓，芯片必須做得更厚。相比之下，超級(jí)結(jié) MOSFET(圖 1b)利用其裸片深度來(lái)增加溝道面積，從而顯著降低其 R DS(on) 對(duì)于給定的芯片面積。與平面 MOSFET 相比，通過(guò)在更小的表面積內(nèi)大大增加導(dǎo)電面積，超級(jí)結(jié) MOSFET 允許每個(gè)額定電流的管芯尺寸更小。作為一個(gè)額外的好處，它們提供更低的寄生電容和更快的開(kāi)關(guān)速度。

圖 1a：標(biāo)準(zhǔn)平面 MOSFET 結(jié)構(gòu)。

圖 1b：通用超級(jí)結(jié) MOSFET 的構(gòu)造。

表 1 比較了標(biāo)準(zhǔn)平面 MOSFET 和 D3 Semiconductor 新推出的高性能 +FET 超級(jí)結(jié) MOSFET 之間的關(guān)鍵參數(shù)，它們具有幾乎相同的漏極電壓和電流額定值。如圖所示，超級(jí)結(jié) MOSFET 的 R DS(on) 和 MOSFET 惱人的寄生電容要低得多，開(kāi)關(guān)速度快三倍以上。真正顯著的因素是超級(jí)結(jié) MOSFET 的無(wú)蓋管芯面積是平面 MOSFET 的三分之一。表 1：代表性標(biāo)準(zhǔn)與 D3 超級(jí)結(jié) MOSFET 的比較。

超級(jí)結(jié) MOSFET 和標(biāo)準(zhǔn)平面 MOSFET 之間的效率比較充分說(shuō)明了設(shè)計(jì)人員如何提高典型離線(xiàn)開(kāi)關(guān)電源的成本和開(kāi)關(guān)性能。D3 Semi 的超級(jí)結(jié) MOSFET 的裸片面積減少了 73% 以上，輸入柵極電容 (C iss ) 減少了 50% 以上，米勒值減少了 69% 以上電容(C RSS)。

電源中的 MOSFET 性能

圖 2 顯示了在測(cè)試開(kāi)關(guān)電源在其預(yù)期負(fù)載范圍內(nèi)的效率時(shí)非常常見(jiàn)的曲線(xiàn)。效率在最大負(fù)載和最小負(fù)載之間的某個(gè)負(fù)載處表現(xiàn)出峰值。通過(guò)良好的設(shè)計(jì)，該峰值將位于或接近電源運(yùn)行超過(guò)其運(yùn)行壽命的 90% 的位置。它的位置和峰值完全取決于在設(shè)計(jì)過(guò)程中權(quán)衡各種 MOSFET 參數(shù)。

圖 2：效率與負(fù)載——影響。

在輕負(fù)載下，接通時(shí)間(占空比)很小。這使得 MOSFET 傳導(dǎo)損耗變得不那么顯著。在這里，開(kāi)關(guān)和柵極驅(qū)動(dòng)損耗決定了它的效率。在典型電源中，開(kāi)關(guān)頻率相對(duì)恒定，因此開(kāi)關(guān)和驅(qū)動(dòng)損耗也相對(duì)恒定。

在較高負(fù)載下，MOSFET(和輸出整流器)傳導(dǎo)損耗變得比驅(qū)動(dòng)和開(kāi)關(guān)損耗更重要。在這里，R DS(on)的值 變得很重要。與所有電阻開(kāi)關(guān)一樣，電源效率會(huì)隨著輸出負(fù)載的增加而下降。這種非線(xiàn)性效應(yīng)是 ID 2 (R DS(on) ) 損失。

設(shè)計(jì)考慮

在考慮開(kāi)關(guān)電源設(shè)計(jì)的最佳 MOSFET 時(shí)，有許多微妙的方面。傳統(tǒng)觀(guān)點(diǎn)認(rèn)為，最低的 R DS(on) 會(huì)產(chǎn)生最有效的供應(yīng)。然而，只看電源在一種工作條件下的效率可能會(huì)產(chǎn)生很大的誤導(dǎo)。為了非常清楚地了解電源在其整個(gè)工作范圍內(nèi)的性能，應(yīng)該考慮在輸出負(fù)載 (W) 和輸入電壓的預(yù)期范圍內(nèi)效率的變化。

如圖 3 所示，該效率峰值有助于為您的設(shè)計(jì)和工作范圍選擇“最佳”MOSFET。這就是您的電源在其運(yùn)行壽命的 90% 以上的情況下出現(xiàn)峰值效率的地方。

圖 3：在電源中選擇最低 R DS(on) MOSFET 的示例。 圖 4 是負(fù)載范圍內(nèi)三種損耗行為的定性表示。這僅描述了單獨(dú)的損失，而不是集體的損失。當(dāng)這些損失結(jié)合起來(lái)(相加)時(shí)，結(jié)果會(huì)提供更多信息。

此示例顯示了當(dāng)設(shè)計(jì)人員 在一系列高壓 MOSFET 產(chǎn)品中選擇 R DS(on)最低的 MOSFET 時(shí)會(huì)發(fā)生什么。與選擇的更高 R DS(on) (更小的芯片面積)器件相比，結(jié)果是總體上更低的電源效率。(當(dāng)然，考慮到 MOSFET 參數(shù)和工作條件的范圍，結(jié)果存在一整套變化。這代表了設(shè)計(jì)決策不佳的最壞結(jié)果。)

圖 4：三種損耗在負(fù)載范圍內(nèi)的行為。

選擇可用的最低 R DS(on) MOSFET 會(huì)增加 C iss 和 C rss，這反過(guò)來(lái)又需要更高的峰值柵極驅(qū)動(dòng)電流。由于柵極驅(qū)動(dòng)器無(wú)法在短時(shí)間內(nèi)提供該峰值電流，因此 MOSFET 開(kāi)關(guān)速度較慢(更長(zhǎng)的 tSW 和更低的 dVDS/dt)。這大大增加了顯著的漏源開(kāi)關(guān)損耗和柵極驅(qū)動(dòng)器損耗。柵極驅(qū)動(dòng)器的損耗與峰值柵極電流的幅度和開(kāi)關(guān) MOSFET 所需的時(shí)間延長(zhǎng)有關(guān)。

由此產(chǎn)生的驅(qū)動(dòng)和漏源開(kāi)關(guān)損耗會(huì)使負(fù)載較輕時(shí)效率明顯變差，并且在算術(shù)上也會(huì)降低這些損耗的組合效率曲線(xiàn)。這會(huì)降低整體效率，尤其是在負(fù)載較輕的情況下，并將峰值效率點(diǎn)推向更高的負(fù)載。

降低 R DS(on)的感知好處 確實(shí)會(huì)降低傳導(dǎo)損耗，但其總體效果有些微不足道。傳導(dǎo)損耗主要負(fù)責(zé)效率曲線(xiàn)的“曲線(xiàn)”。R DS(on) s越低，彎曲程度越小。由于 R DS(on)降低而導(dǎo)致的效率提高 只是算術(shù)上的。導(dǎo)通損耗仍然主要由漏極電流的平方?jīng)Q定。這有助于更高的負(fù)載，其中效率主要由傳導(dǎo)損耗決定。在圖4的情況下，開(kāi)關(guān)損耗和驅(qū)動(dòng)損耗的增加大于提高的效率水平和曲率的改善。這是一個(gè)非?？赡艿慕Y(jié)果。

對(duì)于一般工程師來(lái)說(shuō)，并沒(méi)有真正了解 MOSFET 的物理影響，因此選擇 MOSFET 一次就可以接受結(jié)果。對(duì)于有見(jiàn)識(shí)的設(shè)計(jì)人員來(lái)說(shuō)，只有在更徹底地檢查 MOSFET 行為時(shí)，這才是可以接受的。

在考慮開(kāi)關(guān)電源設(shè)計(jì)的最佳 MOSFET 時(shí)，有許多微妙的方面。對(duì) MOSFET 的結(jié)構(gòu)以及其相互依賴(lài)的參數(shù)如何影響電源性能的一些基本了解，讓設(shè)計(jì)人員了解為什么從標(biāo)準(zhǔn)平面 MOSFET 遷移到超級(jí)結(jié) MOSFET 是令人信服的。

審核編輯：湯梓紅