采樣保持電路圖設計（三）

lf398峰值采樣保持電路

1.lf398的峰值保持電路

圖1：峰值保持電路原理圖

峰值保持電路探測核脈沖幅度信號并在脈沖峰值時刻通知保持峰值，同時向單片機提出中斷申請信號，使單片機響應中斷啟動A/D轉換;轉換結束后單片機使采樣保持器復原為采樣狀況，實現系統的邏輯控制。峰值保持電路原理圖如圖1所示。U4是芯片LF398，它是美國國家半導體公司研制的集成采樣保持器。它只需外接一個保持電容就能完成采樣保持功能，其采樣保持控制端可直接接于TTL，CMOS邏輯電平。

圖2

U1和U2是比較器LM311，U3是D觸發器74LS74，U5A是與門74LS08。放大后的脈沖核信號一路輸入到下閾比較器，另一路接輸入到LF398。當核信號大于下閾時，比較器U1輸出高電平，得到上升沿，上升沿再觸發U3A，它的Q端輸出高電平和U3B的Q非端相與得到高電平，去控制LF398的采樣控制端進入采樣狀態。當LF398的輸出端信號幅度比輸入端大時，即到達峰值時，比較器U2出高電平，得到上升沿，上升沿再觸發U3B，它的Q非端輸出低電平，U5A輸出變為低電平，LF398進入保持狀態。U3B的Q非端輸出的下跳沿作為單片機的中斷信號，當A/D轉換結束后，單片輸出放電和清零CLR信號使采樣保持器復原。電路波形見圖2。