電路功能與優勢

　　圖1所示電路是14位、125 MSPS四通道ADC系統的簡化圖，該電路使用后端數字求和將信噪比（SNR）從單通道ADC的 74 dBFS提升到四通道ADC的78.5 dBFS。這項技術特別適合要求高SNR（如超聲和雷達）的應用，并且利用了現代高性能、低功耗、四通道流水線式ADC。

　　該電路使用了非相關噪聲源在方和根（rss）基礎上相加，而信號電壓在線性基礎上相加的基本原理。

　　圖1. 四個并聯ADC求和得到更高SNR的基本框圖

　　電路描述

　　每個ADC的輸入由信號項（VS）和噪聲項（VN）組成。將四個噪聲電壓源求和可得到總電壓 VT， 它是四個信號電壓加上四個噪聲電壓方和根的線性和，例如：

　　由于VS1 = VS2 = VS3 = VS4，信號可有效地乘以4，而轉換器噪聲——具有等效rms值——僅乘以2，因此信噪比以系數2增加，即6.02 dB。所以，6.02 dB的SNR增量是將四個類似信號求和所引起的一個額外的有效分辨率位的結果。由于 SNR（dB） = 6.02N + 1.76 dB，其中N為位數，從而

　　表1顯示將多個ADC輸出求和得到的SNR理論值。為方便起見，顯然應選擇將四個ADC求和。某些關鍵情況下可能需要更多的ADC求和，但具體取決于其他的系統規格（包括成本）和可用的電路板空間。

　　表1. 增加SNR與ADC數目的關系ADC數目SNR增量（dB）

　　14位ADC的理想SNR是（6.02 × 14） + 1.76 = 86.04 dB AD9253 數據手冊指定的典型SNR為74 dB，但其產生的ENOB為12位。

　　圖1所示電路集成無源接收器前端，由四個模擬輸入通道組成，采用器件為14位、125 MSPS四通道模數轉換器 AD9253 。

　　該電路接受單端輸入，并通過雙平衡配置中兩個阻抗比為 1:1的寬帶寬（3GHz） M/A-COM ETC1-1-13巴倫將輸入轉換為差分信號，如圖2所示。

　　圖2. 輸入模擬求和網絡

　　所有四個ADC輸入均在巴倫配置的次級側相連。電路中無增益，每個模擬輸入對都有簡單濾波功能，減少可能反饋至鄰近ADC通道的殘余反沖信號。

　　通過ADC的全差分架構提供良好的高頻共模抑制性能，因此求和時非相關噪聲源最小，產生78.5 dBFS SNR和85dBc SFDR性能（第一奈奎斯特頻帶內，以125MSPS采樣時0MHz 至62.5MHz）。整體電路帶寬為65 MHz，通帶平坦度為1dB。

　　為了獲得最佳性能，采用雙平衡巴倫法在頻率范圍內達到最佳的偶階雜散性能。由于四個ADC的輸入相連，維持平衡可能有一定難度，哪怕頻率低于100 MHz。

　　使用66Ω差分端接電阻端接巴倫配置的次級側。選擇66 Ω有助于減少四個轉換器輸入阻抗并聯組合的損耗，同時最大程度降低變壓器次級側對初級側的損耗，獲得從初級側看來大約50Ω的總阻抗。

　　此設計中采用了鐵氧體磁珠，有助于降低電路板布局以及四個未緩沖并聯ADC通道引起的寄生容性負載的影響。磁珠可減少來自每個ADC輸入通道的反沖，從而保持了整體帶寬。

　　10Ω串聯電阻具有雙重作用。首先，它們驅動ADC輸入濾波器（2pF共模和5pF差分）；其次，它們起到減少來自每個 ADC反沖的作用。有關反沖充電和未緩沖ADC架構的更多信息，請參見應用筆記AN-742。

　　表2總結了系統的測量性能，其中?3 dB帶寬為67 MHz。網絡的總插入損耗約為3dB，因此需要+13dBm的輸入驅動能力，以便為ADC的輸入提供滿量程2Vp-p差分信號。

　　表2. 電路的測定性能 性能規格（2.0 V p-p FS）最終結

　　系統性能

　　14位、125 MSPS、四通道ADC AD9253 與16位、125 MSPS ADC AD9653引腳兼容。圖3顯示AD9253和 AD9653四通道求和配置的帶寬測量對比。

　　圖3. AD9253和AD9653四通道求和配置的頻率響應

　　針對單通道和四通道版本的 AD9253 和 AD9653 測量SNR，結果顯示在圖4中。

　　圖4. AD9253、AD9653單通道和四通道求和配置的SNR性能與頻率的關系

　　請注意，使用四通道求和技術，可增加14位ADC AD9253 在 10 MHz時的SNR，增加量約為5dB。16位ADC AD9653 的SNR增加量大致相同。

　　另一方面，單個14位ADC AD9253和單個16位ADC AD9653相差大約3 dB。

　　SFDR數據用于AD9253 和 AD9653， 的四通道求和配置，如圖5所示。

　　圖5. AD9253和AD9653四通道求和配置的SFDR性能與頻率的關系

　　圖1和圖2中所示電路的輸入阻抗使用一個在1 GHz頻段內校準至50Ω的網絡分析儀測量，如圖6所示。可以看出最終網絡在所需頻段內（第一奈奎斯特區，直流至62.5 MHz）的VSWR為1.2或更低。

　　圖6. 完整前端四通道求和的輸入阻抗

　　前端接口設計程序

　　知道并理解設計前端時的關鍵參數，包括：

　　輸入阻抗/VSWR（電壓駐波比）是一個無量綱參數，反映目標帶寬內有多少功率被反射到負載中。網絡的輸入阻抗是特定的負載值，通常為50Ω。

　　通帶平坦度通常指額定帶寬內容許的波動紋波量。

　　帶寬僅僅是系統要使用的頻率范圍。

　　最小信噪比（SNR）和無雜散動態范圍（SFDR）

　　輸入驅動電平與帶寬、輸入阻抗和VSWR特性有關，可設置轉換器滿量程輸入信號所需的增益和幅度。它高度依賴所選的前端元件，如變壓器、放大器或抗混疊濾波器，并且可能是最難以達到的參數之一。

　　ADC與濾波器的負載間必須確定正確數量的串聯電阻。這是為了防止通帶內的不良信號尖峰，并盡量減少單個 ADC輸入的反沖。在大部分情況下，必須憑經驗確定正確值。

　　ADC的輸入阻抗可能需要經過外部并聯電阻分流，才會降低數值。

　　應使用正確串聯電阻將ADC與濾波器隔離開。此串聯電阻也會減少尖峰信號，且通常憑經驗確定。

　　電路優化技術和權衡

　　本接口電路內的參數具有高互動性；因此優化電路的所有關鍵規格（帶寬、帶寬平坦度、SNR、SFDR和增益）幾乎不可能。

　　在圖2中，通帶峰化可以隨著串聯電阻RA的值提高而降低。但是，此電阻的值越高，信號衰減就越大，輸入網絡必須以更大的信號驅動，以填充所有ADC并聯組合的滿量程輸入范圍。

　　上述因素的權衡可能有些困難。本設計中，每個參數權重相等；因此所選值代表了所有設計特征的接口性能。某些設計中，根據系統要求，可能會選擇不同的值，以便優化 SFDR、SNR或輸入驅動電平。

　　本設計的SNR性能取決于以下幾個因素：ADC架構的本質、通過內部采樣和保持機制設置的 AD9253 3內部前端緩沖器偏置電流，以及設計的帶寬要求。本例中使用了整個第一奈奎斯特區。

　　該特定設計中可以權衡的另一因素是ADC滿量程設置。對于采用本設計獲得的數據，滿量程ADC差分輸入電壓設置為2 V p-p，它可以優化SFDR。將滿量程輸入范圍改為低于 2.0 V p-p的最大滿量程范圍會降低SNR性能。

　　無源組件和PCB寄生效應考慮

　　該電路或任何高速電路的性能都高度依賴于適當的PCB布局，包括但不限于電源旁路、受控阻抗線路（如需要）、元件布局、信號布線以及電源層和接地層。高速ADC和放大器PCB布局的詳情請參見指南 MT-031和 MT-101。

　　對于濾波器內的無源元件，使用低寄生表面貼裝電容、電感和電阻。所選電感來自Coilcra0603CS系列。濾波器使用的表貼電容為5%、C0G、0402型，以確保穩定性和精度。

　　系統的完整文檔請參見CN-0249設計支持包。

　　常見變化

　　對于需要相同帶寬、更低功耗和性能的應用，可使用12 位、125 MSPS四通道ADC AD9633。對于需要相同帶寬、略高功耗和更高性能的應用，可使用16位、125 MSPS四通道 ADC AD9653。這些器件與之前列舉的其他器件引腳兼容。