本文依據(jù)IEC TR 62380中集成電路的可靠性預(yù)測數(shù)學(xué)模型,對(duì)ISO 26262-11:2018中的案例進(jìn)行推算,方便讀者對(duì)這一預(yù)測模型的了解;本文為IEC TR 62380介紹的上半部分,著重介紹IC Die失效率的三種計(jì)算方法,希望為功能安全硬件開發(fā)人員提供一定的幫助。
IEC TR 62380《電子組件、PCBs和設(shè)備的可靠性預(yù)計(jì)通用模型》是涵蓋電路、半導(dǎo)體分立器件、光電組件、電阻器、電容器、壓電組件、顯示器、開關(guān)等等電子元器件的可靠性預(yù)計(jì)模型,模型中包含了環(huán)境系數(shù)以及材料、工藝和結(jié)構(gòu)等因素相關(guān)的系數(shù)。并將mission profile 溫度變化的影響放入模型中予以考慮。
ISO 26262-11:2018在進(jìn)行失效率分析也推薦使用這一標(biāo)準(zhǔn),本文將通過ISO 26262中的例子來介紹這一預(yù)測模型。
1.IEC TR?62380中可靠性預(yù)測的計(jì)算
?
?
圖1?IEC TR 62380的可靠性預(yù)測數(shù)學(xué)模型
圖2 參數(shù)介紹
表1 參數(shù)介紹
以上為IEC TR 62380里的內(nèi)容介紹,感興趣的同學(xué)可以去讀一下標(biāo)準(zhǔn)第七章:‘Integrated circuits’,標(biāo)準(zhǔn)里有一個(gè)例子,可以推算一下,驗(yàn)證一下預(yù)測模型。
觀察IEC TR 62380的可靠性預(yù)測數(shù)學(xué)模型可以發(fā)現(xiàn):整個(gè)數(shù)學(xué)模型由如下3部分組成:
λdie組件失效率
λpackage封裝失效率
λoverstress電過應(yīng)力失效率
下面將對(duì)組件Die失效率計(jì)算的三種方法予以介紹。
2.ISO 26262中的λdie計(jì)算
IEC TR 62380中的計(jì)算例子針對(duì)的是單一類型電路的計(jì)算,對(duì)芯片來說是遠(yuǎn)遠(yuǎn)不夠的,如何考慮包含2種及以上的電路類型的情況呢?
λ1表示的每個(gè)晶體管的失效率,只有電路類型有關(guān);而λ2的值不受晶體管數(shù)量的影響,是使用的工藝相關(guān)的參數(shù),一般在較大規(guī)模的芯片芯片產(chǎn)品可靠性計(jì)算時(shí),λ2只參與一次計(jì)算,每種電路都有專門的λ2,在計(jì)算包含多種類型電路的芯片λ2,base時(shí)面臨如何正確處理λ2的問題;因此在ISO 26262-11中基于IEC TR 62380提出了3個(gè)包含多種電路類型的情況的λdie計(jì)算方法。
加權(quán)平均法
加權(quán)平均法:指的是根據(jù)每種電路的等效晶體管數(shù)量,通過加權(quán)平均的方式來計(jì)算對(duì)應(yīng)的base失效率,計(jì)算模型參考ISO 26262-11:Equation (1):主要分成2部分,公式的左邊是不同的電路類型的基礎(chǔ)失效,后邊為集成電路在任務(wù)剖面(Mission profile)下的影響系數(shù)(受工作溫度及對(duì)應(yīng)的時(shí)間占比影響)。
圖3 加權(quán)平均法的計(jì)算模型
已知一個(gè)CMOS的MCU、冷卻方式為自然對(duì)流、溫度剖面為“motor control”、結(jié)溫溫升26.27 C、PQFP 144引腳封裝、包含50k CPU和16kB SRAM;參考ISO 26262-11及相關(guān)內(nèi)容描述。
λ1和λ2的選取
根據(jù)輸入的CPU、SRAM電路類型,查詢ISO 26262-11:Figure 10;即下圖,相應(yīng)的參數(shù)選擇已標(biāo)注:
圖4?λ1/2的參數(shù)選擇
表2?λ1/2的選值和晶體管的數(shù)量
λbase失效率的計(jì)算
λbase的數(shù)學(xué)模型如下:
圖5?λbase的數(shù)學(xué)模型
代入CPUSARM的的選值和晶體管的數(shù)量,得:
表3
溫度De-rating系數(shù)的計(jì)算
溫度De-rating系數(shù)用來評(píng)估工作環(huán)境溫度對(duì)組件Die失效率的影響大小,在這里由于篇幅問題,就不做詳細(xì)計(jì)算,直接引用Per calendar hour計(jì)算結(jié)果0.17,計(jì)算過程見之后的文章:《Mission profile的使用》。
λdie的計(jì)算
將基礎(chǔ)失效率和溫度De-rating系數(shù)代入:
表4
保守法
保守法:指的是選取電路類型中最大的值以及最大溫度De-rating系數(shù)計(jì)算λ2對(duì)應(yīng)的base失效率,計(jì)算模型參考ISO 26262-11:Equation?(2):
圖6 保守法的計(jì)算模型
例1
參考ISO 26262-11:Table 3,這個(gè)例子沒有進(jìn)行詳細(xì)的分步計(jì)算,表格中已經(jīng)列出了各個(gè)階段的結(jié)果值,供讀者理解保守法的計(jì)算模型:
圖7 ISO 26262 Part11:Table 3
計(jì)算過程如下:
經(jīng)過上面的計(jì)算我們知道Base失效率要乘以溫度De-rating系數(shù)才能得到最終的實(shí)際有效結(jié)果,在例1中選取了最大的λ2和溫度De-rating系數(shù)0.17進(jìn)行計(jì)算;但是如果電路的溫度De-rating系數(shù)不相同呢?ISO 26262-11:Table 4及計(jì)算過程給出了答案。 ? ?
例2
參考ISO 26262-11:Table 4;輸入條件如下:
Mission profile仍然是“Motor Control”;
生產(chǎn)年份是2018年,因此 α 的值為20;
Step 1:?λ1和λ2的選取
ISO 26262-11:Table 4中直接列出了3種element對(duì)應(yīng)的和,因此不需要查表。
圖8 ISO 26262 Part11:Table 4
Step 2:溫度De-rating系數(shù)的計(jì)算
羅列計(jì)算溫度De-rating系數(shù)所需的參數(shù),Mission profile:“Motor Control”
表5
這里需要注意的是:由于element 3是的類型是linear circuits HV,包含2種技術(shù)結(jié)構(gòu),所以這個(gè)例子使用的πt計(jì)算模型有2個(gè)。
圖9 πt的計(jì)算模型選擇
將上表中的參數(shù)、計(jì)算模型代入溫度De-rating系數(shù)的計(jì)算公式中去,得:
?
表6
Step 3:失效率的計(jì)算
將step 1、2中的參數(shù)代入到下面的計(jì)算公式中,得:
?
表7
一體法
一體法是將芯片作為一個(gè)整體去考慮、不在區(qū)分內(nèi)部電路類型,不用根據(jù)電路類型選取參數(shù)、也不用考慮不同電路晶體管數(shù)量和使用的技術(shù)的影響;由于只有一種類型電路,計(jì)算模型可以直接參考IEC TR 62380介紹的標(biāo)準(zhǔn)模型。
圖10 一體的計(jì)算模型
輸入?yún)?shù)(參考ISO 26262-11:Table 5)
圖11 參考ISO 26262-11:Table?5
輸入?yún)?shù)和參數(shù)的選擇與加權(quán)平均法的例子基本保持一致,后續(xù)的計(jì)算過程也不在進(jìn)行詳細(xì)介紹;其中主要區(qū)別在于將CPU和SRAM當(dāng)作整體考慮時(shí)電路類型選擇的是”Micros”,相應(yīng)的λ1和λ2的選取如下:
圖12
據(jù)說Infineon的TC系列MCU所使用就是將MCU作為一個(gè)整體來選取參數(shù),希望有專家能提供一下一些參數(shù),可以嘗試推算一下其FMEDA里的參數(shù)。
3.三種方法的結(jié)果對(duì)比
ISO 26262-11: 4.6.2.1.1.1介紹了三種方法來計(jì)算包含2種以上電路類型時(shí)的集成電路裸片失效,這三種方法計(jì)算的結(jié)果會(huì)有多大差異?
以(50k gate CPU、16kB SRAM)為例來對(duì)比,加權(quán)平均法和一體法都使用了這一例子,直接代入計(jì)算結(jié)果,計(jì)算過程可以見2.2.1和2.2.3章節(jié);針對(duì)保守法計(jì)算結(jié)果如下:
表8
將3種方法的結(jié)果列入表中進(jìn)行對(duì)比:
表9
λdie三種計(jì)算方法的總結(jié):
在晶體管數(shù)量較小的情況下,λ2的值對(duì)最終結(jié)果影響較大;
一體法是最樂觀的,可以理解為:選擇了較小的λ2;但是λ1的值會(huì)使λ1的base失效率有所偏大(存儲(chǔ)相關(guān)的λ1時(shí)DSP的1/20,粗略計(jì)算一下存儲(chǔ)比DSP等效晶體管數(shù)量多728萬個(gè)時(shí),λ1的base失效率的影響將超過λ2)。
加權(quán)平均法處于保守法與一體法之間,即考慮了不同電路類型的技術(shù)、又兼顧到不同電路所包含的晶體管數(shù)量的占比問題;個(gè)人推薦。
來源?|?sasetech
參考文章:
[1]?ISO 26262:2018, Road vehicles — Functional safety —Part 11:Guidelines on application of ISO 26262 to semiconductors
[2] IEC/TR 62380:2004, Reliability data handbook — Universal model for reliability prediction of electronics components, PCBs and equipment
編輯:黃飛
?
評(píng)論