目錄
1 CPU的基本結(jié)構(gòu)
2 寄存器
3 邏輯地址、線性地址和物理地址
4 指令流水線操作
?

CPU的基本結(jié)構(gòu)
80486CPU內(nèi)部由8大部件組成：總線接口部件、高速緩存部件、代碼預(yù)取部件、指令譯碼部件、浮點(diǎn)數(shù)部件、執(zhí)行部件、段部件、分頁(yè)部件。下圖為80486CPU 的內(nèi)部基本結(jié)構(gòu)圖，它反映了CPU內(nèi)部的基本邏輯部件、部件之間的基本聯(lián)系，各部件的主要功能，數(shù)據(jù)在CPU 中的主要流動(dòng)方向。

CPU外部引腳分為數(shù)據(jù)總線引腳、地址總線引腳及控制總線引腳。32位CPU都采用柵格陣列插針或封裝，在微機(jī)主板上有相應(yīng)的插座安裝。

80486CPU有三種工作方式：實(shí)地址方式、保護(hù)方式和虛擬8086方式。Pentium微處理器除了上述3種工作方式外，增加了一種系統(tǒng)管理方式（SMM）。

寄存器
寄存器是CPU內(nèi)部用來(lái)放置數(shù)據(jù)或地址的存儲(chǔ)單元。在CPU的各個(gè)部件中，都有一些寄存器。有些寄存器是編程不可見(jiàn)的，有些是編程可見(jiàn)的。對(duì)于編程可見(jiàn)的寄存器，根據(jù)功能可分為9組，分別是通用寄存器、指令指針寄存器、標(biāo)志寄存器、段寄存器、系統(tǒng)地址寄存器、調(diào)試寄存器、測(cè)試寄存器、控制寄存器及浮點(diǎn)寄存器。

邏輯地址、線性地址和物理地址
一般來(lái)說(shuō)，用戶(hù)使用的是邏輯地址，由內(nèi)存管理軟件和相關(guān)硬件將邏輯地址變?yōu)槲锢淼刂?。?6位模式下，邏輯地址由16位的段基址和16位的偏移地址組成，物理地址20位。其關(guān)系為：物理地址＝段基址×10H＋偏移地址。在32位模式下，地址轉(zhuǎn)換比較復(fù)雜，邏輯地址是一個(gè)16位的段選擇符和一個(gè)32位的偏移地址。段部件根據(jù)段選擇符獲得相應(yīng)的段描述符，取出32位的段基址再加上32位偏移地址得到32位的線性地址。然后再由段部件傳送給分頁(yè)部件，由其轉(zhuǎn)換為32位的物理地址。若分頁(yè)部件被禁止，那么計(jì)算出的線性地址就是物理地址。

指令流水線操作
32位CPU的一個(gè)重要的特點(diǎn)就是采用了指令流水線技術(shù)。這一技術(shù)大大加快了指令執(zhí)行速度，加大了信息流量。這是一種同時(shí)進(jìn)行若干操作的并行處理方式。在流水線結(jié)構(gòu)中，每條指令分成若干步驟來(lái)執(zhí)行，每個(gè)子過(guò)程各在一個(gè)專(zhuān)門(mén)的硬件站點(diǎn)上執(zhí)行，這樣完成一條指令的全部操作須順序地經(jīng)過(guò)流水線中多個(gè)站點(diǎn)的處理才能完成。但前后連續(xù)的幾個(gè)操作可以依次流入流水線中，在各個(gè)站點(diǎn)間重疊執(zhí)行，以此來(lái)實(shí)現(xiàn)并行操作。

在80486CPU中設(shè)有8KB的內(nèi)部高速緩存器、32字節(jié)的預(yù)取指令隊(duì)列、指令譯碼器、控制器及執(zhí)行部件，這就從硬件上支持了指令流水線操作。80486使用5個(gè)步驟的流水線技術(shù)，即指令預(yù)取PF、譯碼D1、譯碼D2、執(zhí)行EX和結(jié)果寫(xiě)回WB。其過(guò)程如圖所示。