中頻信號還原模塊完成處理后的信號的還原，主要由FPGA、高速DAC、后端調理電路、時鐘分配電路、控制信號發生電路，電源6部分組成，其中FPGA負責將處理之后的數據發給D/A轉換器以及整塊中頻還原卡的控制。高速ADC完成模/數轉換功能，后端調理電路提供A/D轉換后的濾波和信號放大功能，時鐘電路為系統提供高精度、低抖動的時鐘信號，其構成框圖如圖3所示。

?

　　該設計的高速DAC擬采用美信公司的高速DAC——MAX5887。MAX5887是先進的14位、500MS/s數/模轉換器(DAC)，設計用于滿足要求性能苛刻的信號合成應用。該DAC工作于3.3 V單電源，提供優越的動態性能，如76 dBc的無雜散動態范圍(SFDR)(Fout=30 MHz時)。MAX5887具有集成的1.2 V帶隙基準和控制放大器，以保證高精度和低噪聲特性。此外，單獨的基準輸入允許用戶外接基準，以獲得最大的靈活性和提高增益精度。該設計為提高D/A轉換器的性能，采用精密的、低壓差、微功耗電壓基準、溫度系數低至5 ppm/℃(最大值)的MAX6161來為MAX5 887提高參考。

　　2.3 固態存儲模塊設計

　　數字射頻存儲器的一個技術難點就是實現大容量高速數據的存儲與讀取。而固態電子硬盤在存儲容量和存取速度方面都能滿足該設計的需求。固態電子硬盤卡以FPGA為控制核心，以FLASH為存儲介質，板上采用兩片型號為XC3S5000 FPGA，每片FPGA控制36片NAND FLASH，其結構如圖4所示。每片FLASH128 MB，合計約9.2 GB容量。

?

　　外部數據流以LVDS的方式通過C96接口傳入固態電子硬盤，以I/O方式把數據從固態電子硬盤讀出。兩片FPGA之間通過普通I/O互聯，A片FPGA負責數據接收以及兩片FPGA之間的數據分配。這樣就解決了存取速度和存儲容量的問題。

　　3 結語

　　本文采用基于PXIE的模塊化設計，在工程應用領域具有更大的靈活性，系統完成了包括中頻信號采集模塊、中頻信號還原模塊和固態存儲模塊等電路的設計。中頻采集模塊采用6路采樣率為250 MHz、采樣精度為14位的高速A/D進行采樣，中頻還原模塊采用6路采樣率為500 MHz、精度為14位的高速DAC進行數/模轉換。