一.引言

　　在微機系統中，接口與其它設備之間的連接要通過一定長度的電纜來實現，在計算機內部，印制電路板之間需要通過焊接線來連接。在一些其它的脈沖數字電路中也存在這類事的問題。脈沖信號包含著很多的高頻成分，即使脈沖信號本身的重復頻率并不十分高，但如果前沿陡峭，在經過傳輸通道時，將可能發生信號的畸變，嚴重時將形成振蕩，破壞信號的正常傳輸和電路的正常工作。脈沖信號的頻率越高，傳輸線的長度越長，即便問題越嚴重。

　　二.傳輸線的反射干擾及其造成的危害

　　任何信號的傳輸線，對一定頻率的信號來說，都存在著一定的非純電阻性的波阻抗，其數值與集成電路的輸出阻抗和輸入阻抗的數值各不相同，在他們相互連接時，勢必存在著一些阻抗的不連續點。當信號通過這些不連續點時便發生“反射”現象，造成波形畸變，產生反射噪聲。另外，較長的傳輸線必然存在著較大的分布電容和雜散電感，信號傳輸時將有一個延遲，信號頻率越高，延遲越明顯，造成的反射越嚴重，信號波形產生的畸變也就越厲害。這就是所謂的“長線傳輸的反射干擾”。對于TTL器件來說，“過沖”超過6V時，對器件輸入端的P-N結就有造成損壞的可能。同時從+3V～-6V的大幅度下降，將會對鄰近的平行信號產生嚴重的串擾，且臺階將造成不必要的延時，給工作電路造成不良的后果。一旦形成震蕩，危害就更嚴重，這種振蕩信號將在信號的始端和終端同時直接構成信號噪聲，從而形成有效的干擾。

　　三.信號傳輸線的主要特性及阻抗匹配

　　1.信號傳輸線的特征阻抗

　　對于計算機及數字系統來說，經常使用的信號傳輸線主要有單線(含接連線和印制線等)、雙絞線、帶狀平行電纜、同軸電纜和雙絞屏蔽電纜等。傳輸線的特性參數很多，與傳輸線的反射干擾有關的參數主要有延遲時間和波阻抗。一般說來，反顯得信號延遲時間最短，同軸電纜較長，雙絞線居中，約為6ns/m。波阻抗為單線最高，約為數百歐，雙絞線的波阻抗，雙絞線的波阻抗一般在100Ω-200Ω之間，且絞花越短，波阻抗越低。從抗干擾的角度講，同軸電纜最好，雙絞線次之，而帶狀電纜和單線最差。

　　2.阻抗的匹配

　　當傳輸線終端不匹配時，信號被反射，反射波達到始端時，如始端不匹配，同樣產生反射，這就發生了信號在傳輸線上多次往返反射的情況，產生嚴重的反射干擾。因此要盡可能做到始端和終端的阻抗匹配，是抑制反射干擾的有效途徑。為此，確定“長線”的最佳長度是至關重要的。

　　在實際實踐中，一般以公式的經驗來決定實際電路信號傳輸線的最大允許不匹配長度(也即“長線”界限)。其中，為電路轉換邊沿的平均寬度，對于常用的中速TTL電路，取15ns，為傳輸線的延遲時間。可以計算出，其最大允許匹配長度分別為1m，0.6m和0.4m，否則應考慮阻抗匹配。對于高速運行的ECL器件，由于其傳輸時間只有4ns-5ns，故傳輸長度一般超過20cm時，就應考慮匹配問題。

　　阻抗匹配的方法可以分為始端阻抗匹配和終端阻抗匹配。

　　始端阻抗匹配的方法是在電路的輸出端，即傳輸線的輸入端串接一個電阻R，使電路的輸出電阻(對TTL而言分別為14R和135R)與所用傳輸線的波阻抗(如雙絞線典型波阻抗為130R)相近似，如圖3所示。這種方法簡單易行，波形畸變也較小。但由于電流流經，使在線低壓電平上升，從而降低信號低電平的噪聲容限。一般規定低電平的升高要小于0.2V,為此應考慮減少負載們的個數來減小電阻R上的電壓降。

　　無源終端匹配可以在接收端的邏輯門的輸入端，即傳輸線的終端并聯一個電阻，其阻值應近似等于傳輸線的波阻抗，如圖4所示。這種方法一般僅限于發送端采用功率驅動門的場合，如用普通邏輯門輸出時，并聯這樣小的電阻負載，會使其輸出高電平下降，從而一般各項電路的高電平噪聲容限。

　　有源終端并聯匹配，如圖5，可以克服無源終端并聯匹配時所造成的高電平噪聲容限下降。在圖中交流狀態下，電源可視為短路，與的并聯值等于傳輸阻抗的波阻抗。

　　4 振鈴現象的產生及抑制

　　由于任何傳輸線都不可避免地存在著引線電阻、引線電感和雜散電容，因此，一個標準的脈沖信號在經過較長的傳輸線后，極易產生上沖和振鈴現象。大量的實驗表明，陰線電阻可使脈沖的平均振幅減小;而雜散電容和引線電感的存在，則是產生上沖和振鈴的根本原因。在脈沖前沿上升時間相同的條件下，陰線電感越大，上沖及振鈴現象就越嚴重;雜散電容越大，則是波形的上升時間越長;而引線電阻的增加，將使脈沖振幅減小。

　　在實際電路中，采用下列幾種方法來來減小和抑制上沖及振鈴。

　　(1)串聯電阻。利用具有較大電阻的傳輸線或是人為地串入適當的阻尼電阻，可以減小脈沖的振幅，從而達到減小上沖和振鈴程度的目的。但當傳入電阻的數值過大時，不禁脈沖幅度減小過多，而且使脈沖的前沿產生延遲。因此，串入的阻尼電阻值應適當，并且應選用無感電阻，電阻的連接為值應靠近接收端。

　　(2)減小引線電感。設法減小線路及傳輸線的引線電感是最基本的方法，總的原則是：盡量縮短引線長度;加醋到線和印制銅箔的寬度;減小信號的傳輸距離，采用引線電感小的元器件等，尤其是傳輸前沿很陡的脈沖信號時更應注意這些問題。

　　(3)由于負載電路的等效電感和等效電容同樣可以影響發送端，使之脈沖波形產生上沖和振鈴，因此，應盡量減小負載電路的等效電感和電容。尤其是負載電路的接地線過長時，形成的地線電感和雜散電容相當可觀，其影響不容忽視。

　　(4)邏輯數字電路中的信號線可增加上拉電阻和交流終端負載，如圖6所示。上拉電阻(可取)的接入，可將信號的邏輯高電平上拉到5V。交流終端負載電路的接入不影響支流驅動能力，也不會增加信號線的負載，而高頻振鈴現象卻可得到有效的抑制。

　　上述振鈴除了與電路條件有關外，還與脈沖前沿的上升時間密切相關。即使電路條件相同，當脈沖前沿上升時間很短時，上沖的峰值將大大增加。一般對于前沿上升時間在1以下的脈沖，均考慮產生上沖及振鈴的可能。因此，在脈沖信號頻率的選擇問題上，應考慮在滿足系統速度要求的前提下，能選用較低頻率的信號絕不選用高頻信號;如無必要，也不應過分要求脈沖的前沿非常陡峭。這對從根本上消除上沖和振鈴視聽有利的。

　　五.結束語

　　理想的匹配狀態實際上是不存在的，而且邏輯電路的輸入和輸出阻抗都具有非線性，且傳輸線的引線電感和線路的雜散電容的存在也是不可避免的。因此，即使是最好的匹配，也只能是在不同程度上對反射干擾進行了抑制，使其不致影響系統的正常工作。因而在實際電路中盡量縮短傳輸線的長度，則是至關重要和最根本的方法。