1.3 系統(tǒng)硬件原理框圖與模塊功能描述

　　系統(tǒng)硬件原理框圖如圖2所示，主要由接口芯片、FPGA、CPLD、微處理器構(gòu)成。

?

　　LTC1546/LTC1544：多功能接口芯片LTC1546，LTC1544，二者結(jié)合，構(gòu)成全功能的多協(xié)議接口界面，支持RS232，RS449，EIA530，EIA-530-A，V.35，V.36，X.21協(xié)議，協(xié)議的選擇可完全由軟件進(jìn)行。

　　MPC875：飛思卡爾MPC875嵌入式CPU，基于POWERPC架構(gòu)，主頻高達(dá)133 MHz，8 KB指令cache，8 KB數(shù)據(jù)cache，總線(xiàn)頻率最高可達(dá)80 MHz。

　　EP3C25F324C8：Altera公司的CycloneⅢ系列FPGA，性?xún)r(jià)比高，資源豐富。

　　EPM7256 AETCl44-7：A1tera公司MAX7000AE系列CPLD，支持多種接口電平。由于LTC1546，LTC1544接口電平為5 V，F(xiàn)PGA不支持這樣的接口電壓，這里使用CPLD作接口電路。

　　XRT82D20：RXAR公司的E1線(xiàn)路接口芯片，支持單路E1，具有HDB3編碼、時(shí)鐘恢復(fù)、線(xiàn)路驅(qū)動(dòng)等功能，75 Ω或者120 Ω阻抗匹配。

　　keyboard：4×4鍵盤(pán)，用來(lái)接收時(shí)隙分配設(shè)置輸入。

　　LED：LED指示燈，共30個(gè)，用來(lái)指示30個(gè)數(shù)據(jù)時(shí)隙的使用情況：當(dāng)LED燈點(diǎn)亮?xí)r，表示該時(shí)隙已經(jīng)使用;LED燈不亮，表示該時(shí)隙為空閑。

　　2 關(guān)鍵模塊設(shè)計(jì)

　　2.1 與CPU通信FPGA端硬件電路設(shè)計(jì)

　　當(dāng)FPGA與CPU通信時(shí)，由于CPU總線(xiàn)特殊的時(shí)序關(guān)系，F(xiàn)PGA端須做相應(yīng)的處理才能保證讀寫(xiě)數(shù)據(jù)的穩(wěn)定性。圖3為MPC875讀數(shù)據(jù)總線(xiàn)時(shí)序圖。其中：

?

　　為片選信號(hào)，

?

　　為讀信號(hào)，A[0：31]為地址信號(hào)，D[0：31]為數(shù)據(jù)信號(hào)。圖4為MPC875寫(xiě)數(shù)據(jù)總線(xiàn)時(shí)序圖，

?

　　為寫(xiě)信號(hào)，其余信號(hào)與讀總線(xiàn)相同。

?

　　當(dāng)CPU讀取FPGA中數(shù)據(jù)時(shí)，先給出地址信號(hào)，然后使能片選

?

　　、讀信號(hào)

?

　　，這時(shí)如果數(shù)據(jù)總線(xiàn)上有數(shù)據(jù)，CPU讀入數(shù)據(jù)。但MPC875總線(xiàn)頻率高達(dá)80 MHz，為了CPU能穩(wěn)定的讀取到數(shù)據(jù)，這里將片選信號(hào)與讀信號(hào)相“與”，然后擴(kuò)寬3倍得到總線(xiàn)可用信號(hào)，在總線(xiàn)可用信號(hào)有效期間，數(shù)據(jù)總線(xiàn)上總有數(shù)據(jù)，這樣，可以保證CPU能穩(wěn)定的讀到數(shù)據(jù)。

　　當(dāng)CPU寫(xiě)入數(shù)據(jù)時(shí)，CPU先給出地址信號(hào)，然后給出片選及寫(xiě)信號(hào)，在寫(xiě)信號(hào)有效期間，CPU穩(wěn)定的給出數(shù)據(jù)。因此，在片選及寫(xiě)信號(hào)有效時(shí)，鎖存數(shù)據(jù)總線(xiàn)上的數(shù)據(jù)即可。

　　2.2 CPLD硬件接口電路設(shè)計(jì)

　　CPLD主要完成V.35，RS 449，RS 232數(shù)據(jù)收發(fā);keyboard，LED控制;FIFO讀寫(xiě)等功能。功能框圖如圖5所示。

?

　　CPU通過(guò)CPLD對(duì)接口芯片進(jìn)行模式選擇。V.35，RS 449為同步平衡接口，常用接口速率為N×64 Kb/s(N=1～32)。時(shí)鐘、數(shù)據(jù)信號(hào)為兩線(xiàn)平衡傳輸，控制信號(hào)為不平衡傳輸。發(fā)送數(shù)據(jù)時(shí)，將與之對(duì)應(yīng)的時(shí)鐘一并輸出。在接收數(shù)據(jù)時(shí)，用接口時(shí)鐘采樣數(shù)據(jù)。

　　RS 232為不平衡傳輸。幀格式固定為：1位開(kāi)始位、8位數(shù)據(jù)位、結(jié)束位。結(jié)束位有三種：1位、1.5位、2位。開(kāi)始位固定為“0”，停止位固定為“1”。通信雙方在開(kāi)始通信前必須約定好串行傳輸?shù)?a target="_blank">參數(shù)(傳輸速度、幀格式)。在發(fā)送端，首先通過(guò)分頻產(chǎn)生需要的串行波特率，然后按照幀格式以約定好的速率發(fā)送。在接收端，使用8倍于波特率的時(shí)鐘對(duì)接收到的信號(hào)進(jìn)行過(guò)采樣，經(jīng)過(guò)濾波后如果為低電平信號(hào)，即認(rèn)為是開(kāi)始位，然后按照約定好的速率接收數(shù)據(jù)。

　　在接收數(shù)據(jù)時(shí)，F(xiàn)IFO讀寫(xiě)模塊將串行接收數(shù)據(jù)變成8位并行，同時(shí)，將與接收數(shù)據(jù)同步的時(shí)鐘8分頻，用此時(shí)鐘將8位并行數(shù)據(jù)寫(xiě)入與該接口對(duì)應(yīng)的FIFO;在發(fā)送數(shù)據(jù)時(shí)，將發(fā)送時(shí)鐘8分頻，用此時(shí)鐘從與該接口對(duì)應(yīng)的FIFO讀取數(shù)據(jù)，同時(shí)將8位并行數(shù)據(jù)串行輸出。

　　keyboard為4×4掃描式矩陣鍵盤(pán)，具有16個(gè)鍵。由硬件程序自動(dòng)掃描鍵盤(pán)，輸入數(shù)據(jù)觸發(fā)中斷，CPU讀取數(shù)據(jù)。LED輸出由CPU寫(xiě)入相應(yīng)的顯示寄存器，然后硬件程序?qū)⑾嚓P(guān)信號(hào)輸出點(diǎn)亮LED。