隨著高帶寬業(yè)務需求的快速增加，以及滿足高速度和性能的新系統(tǒng)開發(fā)的增多，在這些互連中的信號完整性變成了在部署高速通信鏈路和業(yè)務時的基本要求，也是工程師面臨的主要挑戰(zhàn)之一。本文介紹兩種簡單的信號完整性解決方案，可以有效解決大部分的基本背板互連設計問題。

圖1：背板問題-高速信號隨著速率和距離的增加而快速劣化。圖中顯示的是在背板距離在1英寸到14英寸的條件下5Gbps數(shù)據(jù)傳輸。

不斷部署的高帶寬業(yè)務逐漸逼近已有網(wǎng)絡和通信系統(tǒng)基礎設施的極限，推動了新系統(tǒng)的發(fā)展。在升級現(xiàn)有設備或設計新系統(tǒng)以獲得更高速鏈路時，背板互連的信號完整性是需要解決的一個基本問題，較集中的高速鏈路為背板互連、以及任何網(wǎng)絡或通信系統(tǒng)帶來了壓力。應用密集的高速鏈路引入了噪聲、串擾和信號劣化，當在跨背板或電纜環(huán)境下采用更長的鏈路時這個問題更嚴重。這樣一來，在這些互連中的信號完整性變成了在部署高速通信鏈路和業(yè)務時的基本要求。在整個開發(fā)過程中，這個基本的設計問題需要特別的關注。

高速和寬帶系統(tǒng)的普遍增長在網(wǎng)絡和通信設備中引起了獨特的信號完整性問題，好的信號完整性是提供可靠通信鏈路的基本要求。這是一個設計問題，需要在整個開發(fā)過程中特別關注。現(xiàn)在已經(jīng)有簡單的信號完整性方案可以用來解決大部分的基本背板互連設計問題。

表1：在FR4材料上，單個數(shù)據(jù)位的幅度損耗

典型的背板應用涉及到在背板上長達20英寸（50厘米）的數(shù)據(jù)路徑，以及插在背板上的卡的另外長達10英寸（25厘米）長度。絕大多數(shù)的PCB用FR4電介質(zhì)生產(chǎn)，因為成本和可用性的原因，這種情況將保持很長的時間。

這些決定于頻率的PCB印制線損耗、連接器的濾波效應、PCB布局環(huán)繞連接器以及端點組件都使信號劣化，這影響到以低誤碼率發(fā)送和接收數(shù)據(jù)的能力。

方案一：異步EQ技術

通過了解在不同數(shù)據(jù)速率下PCB印制線的典型損耗特性，可以部分地理解信號完整性問題。一個品質(zhì)因素是在感興趣的數(shù)據(jù)速率下單個數(shù)據(jù)位的信號幅度損耗，如表1所示。

連接器和布局非連續(xù)性效應增加了上面的問題，這兩個問題趨向于產(chǎn)生在某些頻率處的幅值響應下降，經(jīng)常在某些臨界頻率上產(chǎn)生陡的滾降。

圖2：背板方案-有源均衡可以在低延遲的條件下高質(zhì)量恢復劣化數(shù)據(jù)。

圖1顯示了最大的數(shù)據(jù)路徑長度約24英寸的背板上典型信號劣化情況，24英寸的長度中，14英寸為背板自身的長度。圖中顯示的波形來自于傳統(tǒng)的背板，而不是設計用于數(shù)據(jù)運行速率高達2.5Gbps的背板。如上面所顯示，大多數(shù)的信號完整性問題可以采用簡單的有源均衡方法解決。在一般的應用中，有源均衡可以去除高達80%的抖動。

有源均衡器可以看成是一個無源均衡器（濾波器）和一個放大器的集成。通過適當?shù)奶幚恚梢缘玫侥軒缀跸袚p線路影響的電路。最終電路的延時一般非常低，低于一個納秒，這意味著對總體的系統(tǒng)延時產(chǎn)生的影響最小。濾波器和放大器的特性可以做成可調(diào)節(jié)，以使均衡器特性能更好地匹配鏈路特性。

在這樣一個異步電路中，片上PLL不會增加抖動，因此不會影響到鏈路的隨機抖動預算。而且，因為均衡特性并不受特定的時鐘速率約束，因此設置不需要隨數(shù)據(jù)速率而改變，而僅僅是傳輸路徑的函數(shù)。

可編程有源均衡器避免了信號處理的復雜性和自適應均衡器方案的功耗，可以設計用來產(chǎn)生在很寬范圍的抖動條件下幾乎平坦的響應。在很多情況下，自適應均衡器依賴于一些信號假設特性，例如數(shù)據(jù)速率或者編碼，將給定電路的適應性限制到某些信號 類型。在一些情況下還需要同步采樣，這意味著需要采用一個參考時鐘、一個時鐘和數(shù)據(jù)恢復電路以及高速采樣電路。

同時具有輸出預加重和輸入均衡對于均衡器只能安裝在通信鏈路的一端的情況非常有用。盡管兩個方法大致上等同，一個好的均衡電路設計可以需要很少的調(diào)整就能得到最佳的結(jié)果。而且，輸出預加重就是大大增強信號的高頻部分，這會增加串繞噪聲。

圖2顯示了相對于早先圖中相同的背板而言信號所產(chǎn)生的變化，圖中在鏈路的接收端增加了一個有源濾波器（Vitesse VSC7104）。注意到在背板的每個點上接收的均衡信號實質(zhì)上是相同的，這表明了有源均衡器的抖動平衡能力。

對于信號劣化主要是由于決定于PCB或者電纜損耗以及連接器的非連續(xù)性問題而產(chǎn)生的情況，可編程有源均衡器提供了一種簡單、低成本、低功率、低延時，且非常靈活的解決方案。

由于具有小的形狀因子、低成本、低功率特點，有源均衡器IC可以最佳地放置在信號通路上。例如，可以用一連串這樣的IC放置在插入到背板上的端口卡上的連接器附近，不僅改善整體信號，還中斷了信號路徑以擴大最大的覆蓋距離。

方案二：使用時鐘數(shù)據(jù)恢復

盡管基于銅線互聯(lián)系統(tǒng)信號的劣化主要是由于字符間干擾（確定性的抖動）組成，但是串擾和隨機抖動這兩類信號劣化可能需要進一步的解決措施。

圖3：利用基于CDR的EQ技術在從未知來源的光纖傳輸后恢復信號。

在隔離較差的設計中，來自臨近信號的耦合將增加抖動，這個抖動與被恢復信號是不相關的。在很多像并行光帶這樣的光電系統(tǒng)中，光電轉(zhuǎn)換增加了與信號的數(shù)據(jù)內(nèi)容無關的隨機噪聲。去除這些類型的抖動需要利用恢復時鐘來對信號重新采樣，對于包含時鐘和數(shù)據(jù)恢復的架構就是如此。

在信號劣化主要是由于隨機影響引起的情況，清除這種確定性影響并不能為鏈路增加足夠的裕量，需要一種具有時鐘和數(shù)據(jù)恢復的解決方案。這種情況的非常典型的例子是包含了來自PCB印制線的確定性抖動和信號路徑的光學部分的隨機抖動分量，如圖3所示。

像CDR交叉點的VSC32xx系列這樣的技術，包括了交叉點切換功能以及VSC310x器件的EQ性能，并增加了每通道CDR容量。通過在片上集成串行解串器、CDR和EQ技術，為OEM提供構建具有最佳系統(tǒng)性能的通信平臺需要的全面工具。實際的應用結(jié)果顯示，結(jié)合EQ和CDR技術可以消除背板信道長達1米、低成本電纜長達10米上的確定性和隨機性抖動。在數(shù)據(jù)速率范圍在155Mbps到4.25Gbps之間，VSC32xx器件產(chǎn)生低于80皮秒的抖動。