2022中國(深圳)集成電路峰會將于11月11-12日召開。會議由深圳市人民政府聯(lián)合國家“核高基”重大專項總體專家組、中國半導體行業(yè)協(xié)會集成電路設計分會共同主辦。以“創(chuàng)芯強鏈，雙驅發(fā)展”為主題，會議聚焦產業(yè)鏈協(xié)同創(chuàng)新、創(chuàng)新應用、產業(yè)模式創(chuàng)新、芯片與整機聯(lián)動等內容，邀請產業(yè)專家、學者和企業(yè)領袖深入研討與交流。 作為產業(yè)鏈最上游的EDA公司，此次芯華章受邀作主題演講，將聚焦數(shù)字前端驗證領域分享最新洞察與創(chuàng)新成果。??

時間：11月12日 9:00–9:20

地點：深圳坪山格蘭云天國際酒店

演講主題??

面向未來，突破壁壘，

加速芯片創(chuàng)新效率?

在后摩爾時代，晶體管數(shù)量急劇增加，對于性能的要求不斷提高，而研發(fā)周期卻不斷縮短，驗證的重要性日益突出。

數(shù)字電路驗證發(fā)展20多年始終面臨著一個棘手的挑戰(zhàn)：各種工具之間兼容性和數(shù)據(jù)的碎片化問題。

一方面工具的兼容性問題，使得各種工具各自為政；另一方面，結果數(shù)據(jù)的碎片化，降低了驗證重用的可能性，讓結果的調試分析和驗證收斂變得更加困難。

芯華章推出智V驗證平臺，其初衷就是為了解決數(shù)字電路驗證中碎片化的挑戰(zhàn)，滿足提高驗證效率、易用性，以及點工具無法提供的額外驗證功能等需要，從而發(fā)揮1+1>2的驗證效益。

演講人?

高世超

芯華章科技驗證工程總監(jiān)

高世超畢業(yè)于西安電子科技大學，微電子碩士學位。擁有通信芯片、AI、 CPU等芯片驗證領域十一年研發(fā)經驗，在芯華章負責芯片驗證解決方案研發(fā)與客戶合作，與團隊一起致力于動態(tài)驗證、形式化驗證、車規(guī)安全, 以及新一代驗證方法學的研究和開發(fā)。提供針對不同設計類型的專用驗證方案。

高世超曾任職于Broadcom 新加坡亞太研發(fā)中心，set top box事業(yè)部資深驗證工程師，回國后任職于Synopsys，負責形式化驗證解決方案。