一種高速流水線乘法器結(jié)構(gòu)
大小：0.62 MB 人氣： 2018-03-15 需要積分：0
推薦 + 挑錯(cuò) + 收藏(0) + 用戶評(píng)論（0）
標(biāo)簽：乘法器(36712)
設(shè)計(jì)了一種新穎的32×32位高速流水線乘法器結(jié)構(gòu)．該結(jié)構(gòu)所采用的新型Radix-16 Booth算法吸取了冗余Booth編碼與改進(jìn)Booth編碼的優(yōu)點(diǎn)，能簡(jiǎn)單、快速地產(chǎn)生復(fù)雜倍數(shù)．設(shè)計(jì)完成的乘法器只產(chǎn)生9個(gè)部分積，有效降低了部分積壓縮陣列的規(guī)模與延時(shí)．通過(guò)對(duì)5級(jí)流水線關(guān)鍵路徑中壓縮陣列和64位超前進(jìn)位（CLA）加法器的優(yōu)化設(shè)計(jì)，減少了乘法器的延時(shí)和面積．經(jīng)現(xiàn)場(chǎng)可編程邏輯器件仿真驗(yàn)證表明，與采用Radix-8 Booth算法的乘法器相比，該乘法器速度提高了11%，硬件資源減少了3%．
非常好我支持^.^
(0) 0%
不好我反對(duì)
(0) 0%
下載地址
一種高速流水線乘法器結(jié)構(gòu)下載
相關(guān)電子資料下載
- 優(yōu)秀的Verilog/FPGA開(kāi)源項(xiàng)目-浮點(diǎn)運(yùn)算器（FPU）介紹 885
- Alpha半透明圖形疊加算法Matlab+Verilog的設(shè)計(jì)實(shí)現(xiàn) 358
- 一款以32位ARMCortexTM-M0處理器內(nèi)核為基礎(chǔ)的高性價(jià)比安全MCU 350
- 萊迪思在硬件產(chǎn)品層面推出了“Nexus+Avant” 307
- 優(yōu)化單片機(jī)程序代碼的策略與方法 242
- 基于FPGA的高效乘法器 407
- Arm Helium技術(shù)誕生的由來(lái) 為何不直接采用Neon？ 1128
- verilog運(yùn)算符的優(yōu)先級(jí) 1198
- 如何利用xilinx器件中LUT的結(jié)構(gòu)特征設(shè)計(jì)乘法器呢？ 704
- 布斯算法（Booth Algorithm）乘法器的Verilog實(shí)現(xiàn) 1308