在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于FPGA的新變化的分析和介紹

lC49_半導(dǎo)體 ? 來(lái)源:djl ? 作者:semiengineering ? 2019-08-31 11:33 ? 次閱讀

FPGA SoC通過(guò)融合FPGA和ASIC兩者的元件,跨越了靈活性和性能之間的界限。但隨著它們進(jìn)入高安全性、任務(wù)關(guān)鍵型市場(chǎng),它們也面臨著與標(biāo)準(zhǔn)SoC相同的問(wèn)題,包括在日益復(fù)雜的器件中快速傳輸越來(lái)越多的數(shù)據(jù),以及在驗(yàn)證和調(diào)試中可能出現(xiàn)的一切棘手的問(wèn)題。

FPGA SoC是一種混合器件,隨著芯片制造商和系統(tǒng)公司每年要完成更多的設(shè)計(jì)工作,它正獲得越來(lái)越多的關(guān)注,尤其是協(xié)議和算法仍在變化的市場(chǎng)中,比如汽車、醫(yī)療器械和安全性市場(chǎng)。使用標(biāo)準(zhǔn)的FPGA芯片可以提供必要的靈活性,但是只有ASIC才能滿足更高的性能要求,無(wú)論是在新市場(chǎng)還是在現(xiàn)有的市場(chǎng),如航空航天。FPGA SoC提供了一種折中解決方案,既提供了ASIC的一些性能和低功耗優(yōu)勢(shì),也提供了靈活性,以避免提早過(guò)時(shí)。

但是這種復(fù)雜性也帶來(lái)了SoC設(shè)計(jì)團(tuán)隊(duì)非常熟悉的問(wèn)題。

Aldec公司硬件部總經(jīng)理Zibi Zalewski表示:“FPGA的復(fù)雜性和功能日益增長(zhǎng),你可以在一顆FPGA中構(gòu)建具有多種接口和協(xié)議的大型系統(tǒng),而這種設(shè)計(jì)需要一種結(jié)構(gòu)來(lái)集成不同的IP和硬件模塊,使它們可以工作在各種時(shí)鐘域和數(shù)據(jù)協(xié)議上。”

現(xiàn)代FPGA,尤其是那些具有硬核嵌入式處理器控制器的FPGA,適用于傳統(tǒng)邏輯FPGA和ASIC之間的某個(gè)地帶,并向ASIC方向發(fā)展。Zalewski說(shuō):“我們肯定需要NoC,因?yàn)閺尿?yàn)證的角度來(lái)看,NoC簡(jiǎn)化了接口。NoC設(shè)計(jì)允許工程團(tuán)隊(duì)管理頂層接口,它可以進(jìn)一步用于為主機(jī)或轉(zhuǎn)發(fā)器創(chuàng)建一個(gè)主原型通道,以進(jìn)行仿真,而不是去管理多個(gè)接口,那樣會(huì)增加驗(yàn)證過(guò)程的復(fù)雜性、時(shí)間和成本。”

這對(duì)FPGA SoC工具有一些有趣的影響。FPGA供應(yīng)商通常連同他們的硬件銷售他們自己的工具,這使得EDA供應(yīng)商很難在這個(gè)市場(chǎng)上產(chǎn)生重大影響。但是,隨著這兩個(gè)世界開始合并,問(wèn)題就出現(xiàn)了,例如,F(xiàn)PGA SoC是否需要使finFET成為可能的復(fù)雜工具和IP,特別是在需要可追溯性的安全關(guān)鍵應(yīng)用中。

Cadence公司的產(chǎn)品管理總監(jiān)Juergen Jaeger說(shuō):“當(dāng)使用大容量FPGA進(jìn)行設(shè)計(jì)驗(yàn)證和原型設(shè)計(jì)時(shí),關(guān)鍵的要求之一就是要具備適當(dāng)?shù)恼{(diào)試功能。但是,在今天的no-NoC FPGA的架構(gòu)中,提供這樣的調(diào)試功能是很困難的,主要是由于FPGA中連接資源有限,尤其是因?yàn)樾枰蠪PGA內(nèi)部路由資源來(lái)實(shí)現(xiàn)設(shè)計(jì)本身,并且用足夠的性能運(yùn)行它。此外,調(diào)試還要求能夠訪問(wèn)盡可能多的內(nèi)部設(shè)計(jì)節(jié)點(diǎn)(理想情況是全部節(jié)點(diǎn)),并將這些測(cè)試點(diǎn)路由到外部。這幾乎是不可能的,還會(huì)導(dǎo)致許多挑戰(zhàn)和調(diào)試缺陷。此處便是FPGA內(nèi)部NoC可以提供幫助的地方,因?yàn)樗梢蕴峁y(cè)試許多本地節(jié)點(diǎn)的能力,通過(guò)NoC將數(shù)據(jù)路由到聚合器,而不會(huì)浪費(fèi)寶貴的FPGA路由資源,然后通過(guò)某些標(biāo)準(zhǔn)接口(如千兆以太網(wǎng))輸出調(diào)試數(shù)據(jù)。”

然而,并非所有的FPGA都需要NoC。Jaeger表示:“如果是數(shù)據(jù)路徑密集的設(shè)計(jì),需要傳輸大量的數(shù)據(jù),那么NoC可能會(huì)有所幫助。但是,如果設(shè)計(jì)更加以控制為中心,并且要求性能盡可能強(qiáng),那么NoC的固有延遲和非確定性性質(zhì)可能會(huì)適得其反。它還需要新的FPGA設(shè)計(jì)工具,可以利用FPGA內(nèi)部的NoC組件。”

關(guān)于FPGA的新變化的分析和介紹

圖1:英特爾的FPGA SoC系列產(chǎn)品。 (來(lái)源:英特爾)

更低的功率

ASIC天生比FPGA更節(jié)能。現(xiàn)在的問(wèn)題是:通過(guò)組合這些器件,以及利用為SoC開發(fā)的一些低功耗技術(shù),比如通過(guò)NoC進(jìn)行更高效的信號(hào)路由,可以減少多少功耗。

Aldec公司的Zalewski說(shuō):“NoC使FPGA資源可以由IP內(nèi)核和外部接口共享,并簡(jiǎn)化了電源管理技術(shù)。使用NoC,F(xiàn)PGA邏輯可以被劃分成不同的區(qū)域,每個(gè)區(qū)域都可以被稱為路由器的單獨(dú)的NoC節(jié)點(diǎn)處理,如果不使用的話,可以選擇地關(guān)閉為睡眠模式。”

這種靈活性的概念促成了CCIX Consortium的成立,CCIX Consortium旨在為新出現(xiàn)的加速應(yīng)用提供互連服務(wù),例如機(jī)器學(xué)習(xí)、網(wǎng)絡(luò)處理、存儲(chǔ)卸載、內(nèi)存數(shù)據(jù)庫(kù),以及4G/5G無(wú)線技術(shù)。

該標(biāo)準(zhǔn)旨在允許基于不同指令集架構(gòu)的處理器將緩存一致性、對(duì)等處理(peer processing)等優(yōu)點(diǎn)擴(kuò)展到多種加速器件,包括FPGA、GPU、網(wǎng)絡(luò)/存儲(chǔ)適配器、智能網(wǎng)絡(luò),以及定制ASIC。

在使用FPGA加速工作負(fù)載時(shí),這一點(diǎn)尤為關(guān)鍵。NetSpeed Systems公司營(yíng)銷副總裁Anush Mohandass指出,在幾年前的Hot Chip會(huì)議期間,微軟表示希望使用FPGA加速Bing的圖像搜索,而不是在常規(guī)服務(wù)器中運(yùn)行。“他們發(fā)現(xiàn),使用FPGA加速圖像可以提高效率、降低延遲,所以,在這個(gè)領(lǐng)域,F(xiàn)PGA可以進(jìn)入最前沿。不要將它用作通用計(jì)算機(jī),而是將其用于加速。”

事實(shí)上,Mohandass認(rèn)為這是CCIX時(shí)刻背后的起源。“即使微軟做到了,并且說(shuō)‘我們有Xeon處理器,它是主CPU,是主引擎……’當(dāng)它檢測(cè)到FPGA可以做的事情時(shí),就會(huì)拋給FPGA。如果是這樣的話,那為什么要把加速器當(dāng)成二等公民呢?在CCIX中,加速在字面上與核心計(jì)算集群具有相同的權(quán)限。”

當(dāng)今先進(jìn)的FPGA還存在其他技術(shù)問(wèn)題,這些問(wèn)題可能也會(huì)通過(guò)NoC結(jié)構(gòu)得到解決。

Synopsys公司高級(jí)營(yíng)銷總監(jiān)Piyush Sancheti說(shuō):“就門數(shù)和復(fù)雜性而言,每個(gè)FPGA架構(gòu)看上去都像一個(gè)SoC,但現(xiàn)在你已經(jīng)擁有了所有這些功能,很明顯,你把更多的功能塞進(jìn)了一個(gè)器件中,這就產(chǎn)生了多功能的復(fù)雜性,就像時(shí)鐘一樣。我們看到FPGA中的時(shí)鐘結(jié)構(gòu)變得越發(fā)復(fù)雜,從而產(chǎn)生了一大堆新問(wèn)題。”

IP重用

這也簡(jiǎn)化了設(shè)計(jì)重用。Sancheti說(shuō):“通常情況下,如果設(shè)計(jì)采用任何類型的SoC環(huán)境,無(wú)論是在ASIC還是FPGA上實(shí)現(xiàn),集成的IP越多,設(shè)計(jì)中的異步時(shí)鐘就越多。可能有一個(gè)PCIe運(yùn)行在66 MHz,設(shè)計(jì)的其他部分可能會(huì)以更高的頻率運(yùn)行,而這些設(shè)計(jì)并不是相互同步的。本質(zhì)上,這意味著存在以不同頻率運(yùn)行的邏輯,但是這個(gè)邏輯是在相互通信的。這會(huì)導(dǎo)致時(shí)鐘域交叉問(wèn)題。如何確保信號(hào)從快速時(shí)鐘域轉(zhuǎn)為慢速信號(hào),或從慢速轉(zhuǎn)為快速時(shí),信號(hào)是可靠的?并且你沒(méi)有元穩(wěn)定信號(hào)(peer processing),本質(zhì)上這些信號(hào)的時(shí)序不是完全同步的。”

就像SoC設(shè)計(jì)一樣,此處需要一個(gè)非常復(fù)雜的同步方案,以及確保正確同步的工具和方法。Sancheti說(shuō):“除了jelly bean系統(tǒng)的FPGA以外,大家都有一套完整的方法來(lái)進(jìn)行時(shí)鐘域交叉驗(yàn)證,這對(duì)FPGA設(shè)計(jì)社區(qū)來(lái)說(shuō)實(shí)際上是個(gè)新鮮事。如果你把所有這些挑戰(zhàn)都映射到設(shè)計(jì)流程和方法上,就會(huì)有新東西添加到他們的流程中,先前,他們不擔(dān)心純粹是因?yàn)樗麄儧](méi)有那么多的IP,而且他們也沒(méi)有那么多的時(shí)鐘域要處理。它可以追溯到設(shè)計(jì)和最終應(yīng)用的簡(jiǎn)單性。隨著FPGA變得更像SoC,他們不得不應(yīng)對(duì)一切SoC設(shè)計(jì)挑戰(zhàn)。”

縮小差距

那么,如今的FPGA SoC是否足夠像傳統(tǒng)的、數(shù)字SoC那樣,所有相同的規(guī)則都適用于片上網(wǎng)絡(luò)呢?似乎或多或少有點(diǎn)像,但又不完全一樣。

ArterisIP公司CTO Ty Garibay表示:“兩家主要的FPGA供應(yīng)商都有專門的片上網(wǎng)絡(luò)工具,如果用戶選擇使用其中的一種,那么他們可以使用某種形式的片上網(wǎng)絡(luò)來(lái)連接他們的功能。這更多的是一種系統(tǒng)的概念性方法。它是否足夠像標(biāo)準(zhǔn)SoC,將NoC視為連接主干是否更有意義?許多FPGA應(yīng)用都不是這樣。它們看起來(lái)更像是網(wǎng)絡(luò)芯片或主干芯片,基本上是數(shù)據(jù)流。數(shù)據(jù)從左邊進(jìn)來(lái),中間經(jīng)過(guò)一大堆的數(shù)據(jù)傳輸單元,然后數(shù)據(jù)從右邊輸出。這不是傳統(tǒng)的SoC。這是一個(gè)普通的網(wǎng)絡(luò)處理器、或基帶調(diào)制解調(diào)器、或類似的東西,它是一個(gè)數(shù)據(jù)流芯片。所以在這些類型的FPGA軟設(shè)計(jì)中,不需要片上網(wǎng)絡(luò)。 ”

但是如果它在概念上看起來(lái)像一堆相互通信并且通常由中心點(diǎn)控制的獨(dú)立功能單元,那么將這些單元連接到芯片上的軟網(wǎng)絡(luò)確實(shí)是有意義的。Ty Garibay表示:“預(yù)計(jì)下一代高性能FPGA將包含片內(nèi)的硬核NoC,因?yàn)樗鼈冋谶_(dá)到相當(dāng)高速的數(shù)據(jù)流量——特別是當(dāng)你擁有100千兆位的SerDes和HBM2的時(shí)候,此時(shí)你想通過(guò)軟邏輯為每個(gè)通道提供1-2太比特,這基本上會(huì)使用掉所有的軟邏輯,剩余的軟邏輯不足以用于處理。”

因此,這種帶寬將需要將數(shù)據(jù)傳輸硬件化,這與強(qiáng)制使用硬核DSP或硬核存儲(chǔ)控制器的方式非常相似。未來(lái)幾代FPGA可能會(huì)看起來(lái)像棋盤似的街道,此處的街道是硬核的128、256、512個(gè)12位的總線,在1-2個(gè)周期內(nèi)從頭走到尾,并且不會(huì)使用任何軟邏輯。

Garibay說(shuō):“與此同時(shí),還有一個(gè)綜合功能,作為將這些功能硬件化到FPGA中的一部分,即為這些通道分配入口和出口,因?yàn)槲覀冋趥鬏敽A康臄?shù)據(jù),我不知道如何通過(guò)軟邏輯做到這一點(diǎn)。這是真正將NoC加入FPGA的開始,因?yàn)镹oC總是個(gè)好主意。”

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21968

    瀏覽量

    614295
  • 數(shù)據(jù)
    +關(guān)注

    關(guān)注

    8

    文章

    7242

    瀏覽量

    91039
  • 功率
    +關(guān)注

    關(guān)注

    14

    文章

    2100

    瀏覽量

    71278
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    想知道油箱在滿油,少油和缺油時(shí)電路的變化分析

    想知道油箱在滿油,少油和缺油時(shí)電路的變化分析
    發(fā)表于 04-09 23:01

    進(jìn)群免費(fèi)領(lǐng)FPGA學(xué)習(xí)資料!數(shù)字信號(hào)處理、傅里葉變換與FPGA開發(fā)等

    的基礎(chǔ)知識(shí),講述了確定性數(shù)字信號(hào)處理的知識(shí),包括離散時(shí)間信號(hào)及系統(tǒng)的介紹、z變換、傅里葉變換、頻率分析以及濾波器設(shè)計(jì)等。介紹了隨機(jī)數(shù)字信號(hào)處理的知識(shí),主要學(xué)習(xí)多速率數(shù)字信號(hào)處理、線性預(yù)測(cè)、自適應(yīng)濾波以及功率
    發(fā)表于 04-07 16:41

    DLPC3436選擇FPGA Test pattern或者External Parallel Video時(shí),輸出沒(méi)有任何變化如何解決?

    你好, 我這邊目前遇到的問(wèn)題是當(dāng)Source選擇Splash Screen時(shí),光機(jī)能正常顯示。改為選擇FPGA Test pattern或者External Parallel Video時(shí),輸出沒(méi)有任何變化(仍然顯示原先的Splash screen)。請(qǐng)問(wèn)這種情況該如何
    發(fā)表于 02-21 08:29

    輕載和重載時(shí)電機(jī)轉(zhuǎn)速的變化

    分析電機(jī)的轉(zhuǎn)速變化情況時(shí),我們需要考慮不同負(fù)載條件下電機(jī)的表現(xiàn)。這里,我們將探討輕載和重載兩種情況下電機(jī)轉(zhuǎn)速的變化。 輕載情況下的轉(zhuǎn)速分析 當(dāng)電機(jī)處于輕載狀態(tài)時(shí),其轉(zhuǎn)矩的
    的頭像 發(fā)表于 02-04 15:40 ?715次閱讀

    DAC3484輸出的直流偏置每次FPGA加載時(shí)都會(huì)變化,為什么呢?

    DAC3484輸出的直流偏置每次FPGA加載時(shí)都會(huì)變化,為什么呢??當(dāng)調(diào)好的offset的值后把它寫死到DAC中后每次FPGA加載本振泄漏都會(huì)變,換句話說(shuō)就是沒(méi)次FPGA加載后都要調(diào)
    發(fā)表于 01-24 08:12

    使用FPGA驅(qū)動(dòng)ADS805的時(shí)候,數(shù)據(jù)一直變化沒(méi)有規(guī)律是什么問(wèn)題?

    在使用FPGA驅(qū)ADS805的時(shí)候,根據(jù)手冊(cè)上的時(shí)序要求。數(shù)據(jù)滯后6個(gè)時(shí)鐘,那我采一個(gè)固定的電壓3.3v,因該得到的值是固定的才對(duì)。但是實(shí)際得到的如下: ,數(shù)據(jù)一直變化沒(méi)有規(guī)律。不知道是什么問(wèn)題? 還是向手冊(cè)上說(shuō)的,,可能用3.3v來(lái)驅(qū)使有問(wèn)題的?
    發(fā)表于 01-17 06:48

    電位變化對(duì)電路的影響

    在電子電路中,電位的變化是電路設(shè)計(jì)和分析中的關(guān)鍵因素。電位的變化可以由多種因素引起,包括電源波動(dòng)、負(fù)載變化、溫度變化等。了解電位
    的頭像 發(fā)表于 12-28 14:04 ?603次閱讀

    SOPC、SoC 、FPGA的異同優(yōu)缺點(diǎn)介紹及常見應(yīng)用場(chǎng)景

    、高性能、高集成、高帶寬。 二、關(guān)于SOPC 1.概念 片上可編程系統(tǒng)(System On a Programmable Chip),將處理器、存儲(chǔ)單元及各種功能模塊等集成到一片FPGA中,且采用FPGA
    的頭像 發(fā)表于 12-17 11:15 ?1456次閱讀
    SOPC、SoC 、<b class='flag-5'>FPGA</b>的異同優(yōu)缺點(diǎn)<b class='flag-5'>介紹</b>及常見應(yīng)用場(chǎng)景

    GPT誕生兩周年,AIPC為連接器帶來(lái)什么新變化

    GPT即將迎來(lái)誕生2周年,AIPC帶動(dòng)PC市場(chǎng)逐步回暖,為連接器行業(yè)帶來(lái)了什么樣的新變化
    的頭像 發(fā)表于 11-28 10:39 ?450次閱讀

    MCU和FPGA的區(qū)別分析

    1. 引言 隨著技術(shù)的發(fā)展,電子系統(tǒng)變得越來(lái)越復(fù)雜,對(duì)處理能力的需求也在不斷增長(zhǎng)。MCU和FPGA作為兩種不同的處理技術(shù),各自有著獨(dú)特的優(yōu)勢(shì)和局限性。 2. 基本概念 MCU(微控制器單元
    的頭像 發(fā)表于 11-11 14:58 ?2343次閱讀

    FPGA基礎(chǔ)知識(shí)及設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具

    本文將首先介紹FPGA的基礎(chǔ)知識(shí),包括FPGA的工作原理以及為什么要使用FPGA等,然后討論設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具。
    的頭像 發(fā)表于 11-11 11:29 ?1684次閱讀
    <b class='flag-5'>FPGA</b>基礎(chǔ)知識(shí)及設(shè)計(jì)和執(zhí)行<b class='flag-5'>FPGA</b>應(yīng)用所需的工具

    萊迪思分析不斷變化的網(wǎng)絡(luò)安全形勢(shì)下FPGA何去何從

    萊迪思安全專家與Secure-IC的合作伙伴一起討論了不斷變化的網(wǎng)絡(luò)安全環(huán)境以及現(xiàn)場(chǎng)可編程門陣列(FPGA)技術(shù)在構(gòu)建網(wǎng)絡(luò)彈性中的作用。
    發(fā)表于 08-30 09:49 ?1160次閱讀

    CTA認(rèn)證最新變化 :北三短報(bào)文設(shè)備進(jìn)網(wǎng)許可、NSA可選入網(wǎng)

    CTA認(rèn)證最新變化:一、5G終端可選支持NSA網(wǎng)絡(luò)模式即日起,生產(chǎn)企業(yè)可自行決定5G終端是否支持NSA模式。實(shí)施時(shí)間2024年8月12日起(含)未完成進(jìn)網(wǎng)檢測(cè)的5G終端設(shè)備,可自行選擇支持NSA式
    的頭像 發(fā)表于 08-21 17:15 ?772次閱讀
    CTA認(rèn)證最<b class='flag-5'>新變化</b> :北三短報(bào)文設(shè)備進(jìn)網(wǎng)許可、NSA可選入網(wǎng)

    FPGA如何估算分析功耗

    FPGA的功耗由4部分組成:上電功耗、配置功耗、靜態(tài)功耗和動(dòng)態(tài)功耗。一般的FPGA都具有這4種功耗,但是Actel Flash FPGA由于掉電數(shù)據(jù)不丟失,無(wú)需配置芯片,所以上電后不需要一個(gè)很大的啟動(dòng)電流,也不需要配置過(guò)程,只有
    的頭像 發(fā)表于 07-18 11:11 ?2420次閱讀
    <b class='flag-5'>FPGA</b>如何估算<b class='flag-5'>分析</b>功耗

    FPGA 高級(jí)設(shè)計(jì):時(shí)序分析和收斂

    今天給大俠帶來(lái)FPGA 高級(jí)設(shè)計(jì):時(shí)序分析和收斂,話不多說(shuō),上貨。 這里超鏈接一篇之前的STA的文章,僅供各位大俠參考。 FPGA STA(靜態(tài)時(shí)序分析) 什么是靜態(tài)時(shí)序
    發(fā)表于 06-17 17:07
    主站蜘蛛池模板: a级毛片网站 | 午夜视频h| 老师啊灬啊灬用力啊快224视频 | 免费鲁丝片一级观看 | 激情综合网五月激情 | ass嫩美女胴体 | 四虎永久免费最新在线 | 久久国产精品永久免费网站 | 天天都色| 中文字幕天堂网 | 四虎影视网址 | 一本大道加勒比久久 | jiuma和我啪啪 | 天天透天天射 | 老师啊灬啊灬用力啊快224视频 | 日本动漫天堂 | 欧美一区二区精品 | 国产性夜夜性夜夜爽91 | 青草午夜精品视频在线观看 | 国产成人精品日本亚洲专 | 99久久国产免费中文无字幕 | 久久国产乱子伦精品免 | 正在播放欧美 | 天天夜夜狠狠一区二区三区 | 两性色午夜视频自由成熟的性 | wwwwwww色| 国产精品三区四区 | 婷婷四房综合激情五月性色 | 色依依视频视频在线观看 | 欧美黄视频在线观看 | 亚洲国产高清人在线 | 日韩精品在线一区二区 | 欧美成人伊人久久综合网 | 影音先锋色天使 | 业余性自由色xxxx视频 | 亚洲天堂免费观看 | 午夜资源网 | 色综合久久88 | 一级视频在线免费观看 | 中国一级特黄aa毛片大片 | 91免费视 |