隨著IC工藝規則的縮小和工作頻率的增加，各類元件的電氣特性不再僅僅依賴于它們的電路拓撲結構。組件封裝和互連的影響越來越多，決定了OEM設計師可以達到的目標。雖然這聽起來聲稱封裝限制了元件的電氣特性 - 這是許多IC類型的一個簡單論據 - 值得一提的是，封裝創新已經啟用 產品之前無法達到的性價比。如果您考慮零件就緒產品中的組件總安裝成本，則這一事實尤為明顯。如果您無法實現器件的性能，而不是在焊盤上，而是在遠處，那么IC電路和工藝設計人員的努力就會浪費掉。就像數據通信中現在著名的“最后一公里”問題一樣，通過“最后一厘米”保留零件的片上行為是材料科學家和機械，化學，制造和電氣工程師面臨的挑戰推進半導體封裝領域。

大電流，小包裝

您無需調用千針BGA中的零件類型來了解包裝技術當前趨勢的好處。從一些稍微簡單的東西開始，比如三腳零件，比如功率MOSFET。用于從電動機或執行器驅動器到電源的應用的開關裝置需要高峰值電流和相當大的隔離電壓。長期以來，TO-220封裝器件一直是這些產品的主要產品。新型TO-273配合相同的占地面積，省去了TO-220的螺栓孔，從而將塑料包裝延伸到金屬片頂部附近。這種修改為更大的芯片騰出空間，從而在不增加電路板面積的情況下降低了R DS（ON）器件。在比較功率MOSFET和各種封裝選項時，R DS（ON）'footprint-area產品是一個有用的品質因數。

將更大的骰子安裝到同一區域并不是包裝工程師提高功率器件性能的唯一方法。在R DS（ON） s大約10 mW的器件中，鍵合線電阻可能對總數產生很大影響。多個平行鍵合針腳可減少寄生期，但會增加制造成本。相反，一些制造商在其較大的設備中用銅帶代替接合線，在微觀世界中實現了基本上在大型世界中的母線。

通道電阻的影響超出了體積和絕對開關效率的考慮。功率器件的最大工作電流的關鍵是其溫升，由其總熱阻R q JA及其功耗決定。在MOS開關中，功耗從靜態I 2 R損耗和與開關充電和放電相關的動態損耗之和得出一階。柵極和輸出電容。這種關系表明R DS（ON）'footprint-area品質因數可能還不夠，特別是當應用程序接近部件的額定能力時。在這些情況下，您也應該考慮熱阻。在此基礎上的比較表明當前CSP趨勢（芯片級封裝）的好處之一。

便攜式產品就是一個很好的例子。由于電路板空間非常寶貴，您可用的功率器件選擇R DS（ON） s接近一百毫安到幾百毫安。半導體制造商很難通過單獨降低寄生互連電阻來提高器件在該級別的性能。例如，電池組保護電路的關鍵部件是背靠背MOS開關，用作雙向安全剖面，將電池組與其負載或其充電系統隔離。眾多部件符合要求，以國際整流器公司在TSSOP-8中的49美分（10,000）雙P溝道IRF7750和16焊球CSP中的1.55美元（10,000）IRF6150為代表。對其數據表進行簡要分析后發現，盡管IRF6150的通道電阻高出20％，但其連續電流限制高出68％，并且消耗了7750的電路板空間的一半（表1）。 6150的低熱阻是CSP從芯片到電路板的短熱路徑的結果，當您按照建議安裝時，它在此配置中比TSSOP具有3比1的優勢。但要注意細則。

CSP不是封裝工程師唯一能夠改善小功率MOS性能的技術。其他小型塑料封裝設計通過限制引線從封裝主體突出的程度來最小化其占用面積。這些封裝上的引線形狀讓人想起J形引線，并且與鷗翼引線形式相比具有類似的占位面積優勢。東芝的TFP封裝增加了封裝本身所占用的電路板空間比例，提高了D 2 PAK（TO-263）的載流能力 - 安裝的設備超過兩倍，占地面積減少很少（參考文獻3）。該公司已經分別通過HSOP8和HTSSOP8（該公司的標準SOP8和TSSOP8的電源版本）獲得了類似的電流處理增益。這些封裝在業界幾乎無處不在，它在芯片下方設有一個大型散熱墊，當您將其焊接到印刷電路板時，它會大大降低總熱阻，或者在頂部插件中連接外部散熱器。

引線形式的修改偶爾會有一個有趣的轉變，就像德州儀器（TI）的99.50美元（1000）PT8000系列多相可編程集成開關穩壓器一樣（圖2）。該公司提供44引腳穩壓器，有三種引線形式和兩種安裝選擇。您可以使用通孔引線水平或垂直安裝部件，也可以水平表面安裝。在所有三種配置中，與封裝一體的可焊接柄腳確保60A調節器的重量接近?磅，不會因機械沖擊或振動而從其系泊處拉出。這個包裝可能聽起來不像是barnburner的創新，但它允許OEM設計師在板面積和輪廓高度之間進行選擇。封裝方向的靈活性可能是應用中的成敗選擇，在5'1.5'0.5英寸處，PT8000可能是印刷電路板上最大的封裝之一，包括連接器。

更小的封裝尺寸趨勢不會使功率半導體受益。 Semtech已采用CSP技術用于其新型TVS（瞬態電壓抑制器）二極管陣列，例如29美分（10,000）SFC05-4多線抑制器。這些部件分別保護四條數據線，即15kV空氣放電和8kV接觸放電ESD沖擊，符合IEC 61000-4-2 Level 4.與SOT23-6封裝器件相比，SFC05-4的1.5平方-mm占地面積不到電路板空間的三分之一，并且僅需要板上方0.65 mm的高度。此外，無引線封裝減少了器件的ESL及其產生的過沖。

邏輯不足，線性很小

具有大引腳數的高速IC總是代表布線挑戰，因此尺寸縮小以挑戰印刷電路板制造能力。對這些問題很敏感，許多供應商在封裝周邊附近安排I/O信號，并集中在中心附近的電源和接地以簡化布線（參考文獻4）。與許多其他IC制造商一樣，賽靈思為其CPLD采用56引腳，0.5 mm間距CP56封裝和48至280引腳，0.8 mm間距CSP提供逃逸模式和印刷電路板設計建議。

在定義焊盤，SMD（定義的焊接掩模）和NSMD（定義的非焊接掩模）的兩種方法中，大多數BGA和CSP供應商推薦使用NSMD（圖4）。雖然兩種圖案均通過標準可焊性測試，但采用NSMD焊盤設計的電路板通過溫度循環更好，因為SMD焊盤往往會在焊接掩模邊緣附近出現應力集中，導致焊點開裂（參考文獻5）。這個問題對于非平面封裝來說不是一個問題，例如Fairchild用于其新的單門邏輯系列的焊盤封裝。這些部件包括六焊盤封裝中的兩線，三線和四線功能，允許您在需要的位置添加一小滴膠合邏輯，而無需在布局上進行大量推拉。盡管您可以在東芝，飛利浦，德州儀器和安森美半導體的各種SMT封裝中獲得類似的功能，但Fairchild的競爭優勢似乎比其競爭對手至少高出24％。也許同樣重要的是，飛兆半導體的焊盤封裝（圖片）與普通的無源元件焊接工藝兼容，因此大多數電路板制造商不必調整焊接工藝來使用這些部件。

與使用此類封裝的其他人一樣，陸地網格封裝允許Fairchild解決包裝工程師必然面臨的問題：硅的TCE（熱膨脹系數）與普通有機pc的差別很大板基板材料。在傳統封裝中，引線可以減輕機械應力，但是無引線封裝必須通過其他方式解決應力。 Fairchild將其芯片安裝在小型陶瓷基板上，該基板具有類似于硅的TCE。該公司將芯片引線鍵合到外部焊盤，并使用有機密封劑完成封裝。在環氧樹脂/陶瓷界面處發生TCE拉鋸的某些事情，但這些應力不會傳遞到芯片或印刷電路板，因此它們既不會影響部件的電氣性能，也不會影響安裝部件的可靠性。其他組裝選項包括使用柔性材料將管芯連接到有機基板，或者為了降低總熱阻，將管芯安裝到銅焊盤上，LLP（無引線引線框架封裝）也是如此。該封裝的24焊盤版本占地20平方毫米，散熱面積大于8平方毫米。由于其大的銅安裝塞和良好的互連密度，LLP已經進入功率線性應用，如美國國家半導體的1.55美元（1000）LM4867。這款雙橋連接音頻功率放大器可為兩個4W負載提供2.1W功率，與20引腳TSSOP相比，電路板面積減少30％，這是下一個更大的封裝選擇。

從芯片制造商的角度來看，LLP和陸地電網封裝非常具有吸引力，因為它們可以顯著減小封裝，并在現有設備，固定裝置和為傳統塑料包裝開發的工藝配方的基礎上進行構建。此功能可降低與不要求球柵型封裝的I/O密度的部件開發和認證新封裝相關的風險和成本。

提升到更密集的I/O

對于最大的引腳數功能，倒裝芯片技術的一些變化只是獲得信號訪問的唯一實用方法。隨著引腳數增加到1000個焊盤以及更多，芯片成為焊盤限制，這意味著焊盤的數量和工藝的焊盤尺寸和間距規則相結合，以確定芯片的周長，這大于器件的有效面積要求。對于組件制造商而言，這種情況根本不經濟。

30多年前IBM推出的倒裝芯片技術使用導電凸點將芯片連接到其載體。原始工藝使用高鉛焊料，通常為95％至97％與錫合金化，用于在350°C或更高的溫度下將芯片粘合到陶瓷基板上。隨著倒裝芯片工藝從異乎尋常走向主流，經濟學要求一種與有機基板材料兼容的工藝，其頂部溫度限制在約240℃。該工藝的發展導致了許多凸點焊料配方和凸點下的冶金，以保持兼容性。當前的環境和監管問題促使封裝工程師開發出穩健的無鉛芯片互連工藝。

通過消除在周邊或附近放置焊盤的限制，對線焊骰子，凸起骰子的要求可以提供超過1800個外部連接的信號路徑。這些級別的密集I/O封裝可從包裝代工廠獲得，例如Amkor Technologies和ChipPAC。即使是為傳統線鍵合裝配而設計的骰子也可以受益于Unitive Electronics，MCNC和其他公司提供的碰撞工藝。一旦發生碰撞，骰子就可以流入幾種可用的倒裝芯片封裝工藝中，從而縮小占位面積，降低電感，降低熱阻。

包裝工程師已經實現了重要的RFIC成本降低，就像它們對頻譜較低端的產品一樣。傳統上，RFIC占據了大而重且昂貴的氣腔陶瓷封裝。像摩托羅拉這樣擁有小型廉價射頻產品的大量股份的公司已開發出RFIC封裝，用于低于2 GHz工作的低成本表面貼裝器件。 Microsemi和Endwave最近獲得了以毫米波頻率工作的RF倒裝芯片的專利。

盡管光子器件制造商的市場增長迅速，但導致平均元件價格下降的壓力仍然很慢。隨著自動化剛剛開始出現，一些最大的制造商可能會看到他們的增長受到缺乏包裝容量的限制。當然，一個人的需求是另一個人的機會，所以我們可以期待包裝技術的未來發展也能應對這些挑戰。