高密度互連或HDI基板是多層，高密度電路，具有細線和明確定義的空間圖案等特征。越來越多的HDI基板的采用增強了PCB的整體功能并限制了操作區域。

將HDI板與其他類型板區分開來的關鍵因素之一是其獨特的設計，其中包括多層銅填充微通孔。這些多層微通孔實現了垂直互連。此外，高密度互連（HDI）基板提供的優點包括更高的集成度和更好的兩側元件放置。此外，HDI板由較小數量的I/O組成。高密度互連（HDI）基板的其他功能包括更快的信號傳輸和顯著減少信號損失和交叉延遲。

最近采用的HDI板制備技術涉及組件的小型化并采用高端設備。但是，串擾等挑戰會對HDI板的性能產生不同的影響。因此，避免HDI電路板中的串擾變得至關重要。

HDI電路板中的串擾生成

無意識跡線和組件之間的電磁耦合被定義為電子電路中的串擾。此外，由于外部干擾，電磁場干擾可能發生在PCB中。串擾會產生不良影響，影響時鐘，周期信號，系統關鍵網絡，如數據線，控制信號和I/O.此外，受影響的時鐘和周期性信號會對工作PCB和組件組件產生嚴重的功能影響。串擾導致電容和電感耦合。 HDI基板中的電容耦合發生在其中一條跡線位于另一條跡線上時。

避免串擾的方法

HDI基板中的串擾因較短而減少耦合長度和較低介電常數高達50％。可以限制HDI基板中串擾的其他因素包括，

使用較低的Dk材料。

HDI材料系統的較低介電常數可使電路板收縮至28％。

距離越短對于參考平面，近端串擾將越低。

HDI小型化提供更短的互連長度，如果使用更低介電常數材料，則HDI基板中的串擾減少。Eric Bogatin，Teledyne Lecroy的信號完整性宣傳員提供了以下示例：“HDI技術中的典型線寬為3密耳（75微米）。下圖顯示了各種介電厚度下3密耳寬跡線的特征阻抗。

介電常數較低時，介電厚度較小。這意味著較低介電常數的材料系統可以在相同的間距下產生更少的串擾，或者跡線可以更靠近在一起并具有相同的串擾量。“

介電厚度與受控阻抗

案例研究

Eric Bogation繼續說道，“在研究了兩種情況，線寬為3密耳，并調整了介電厚度，使得對于兩種不同的介電常數，線阻抗是相同的。從這些曲線可以看出，如果布線間距受串擾約束，則HDI材料系統的較低介電常數可能使電路板縮小至28％。

對于耦合長度小于飽和長度，近端電壓噪聲的大小將隨著長度而變化。飽和長度取決于上升時間。對于1納秒的上升時間，有效介電常數為2.5的飽和長度約為7.6英寸，這將包括小卡應用中的許多跡線。相對耦合的近端噪聲將由下式給出：

近端串擾系數

HDI基板中的串擾減少了較短的耦合長度和較低的介電常數可達50％。較短的走線長度將輻射較少，而具有較薄電介質的走線將輻射較少。下面的例子表明，耦合長度越短，互感（Lm）越小，走線越薄，互電容（Cm）越小。

耦合長度

此外，距參考平面的距離越近，近端串擾越小，或者耦合長度越長，串擾越小。與傳統電路板相比，長度減少2倍，電介質厚度減少2倍，HDI信號環路的輻射場可能會減少4倍，即12 dB。“

Eric Bogatin進一步指出，“如果整個電路板都是HDI，而不僅僅是幾個外層，那么控制返回路徑可能比通孔電路板更具挑戰性。”

Eric Bogatin的關鍵要點：

”你必須注意HDI基板中的相同問題：

提供連續的返回路徑。

工程控制的阻抗互連。

在具有最小存根長度的線性菊花鏈路徑中進行路由。

使用終端管理反射噪聲。

通過返回路徑控制來控制通過串擾。

使用連接到IC引腳的低電感電容。

與通孔核心相結合，HDI互連非常有價值。“

信號完整性挑戰和結論

我們非常熟悉信號完整性及其在確定高速PCB設計性能中的作用。串擾是影響信號完整性的關鍵參數之一。串擾可能直接導致接收器信號失真。因此，設計人員最關心的是將HDI基板中串擾的影響降至最低。

不要在自己之間串擾，向我們詢問任何問題。我們在這里等你。