GAL的基本結構_GAL的邏輯結構

根據GAL器件的門陣列結構，可以把現有的GAL器件分為兩大類：一類與PAL器件基本相同，即與門陣列可編程，或門陣列固定連接，這類器件有GAL16V8，ispGAL16Z8等；另一類GAL器件的與門陣列和或門陣列都可編程，GAL39V18就屬于這類器件。前一類GAL器件具有基本相同的電路結構。通用型GAL包括GAL16V8和GAL20V8器件。其中GAL16V8是20腳器件，器件型號中的16表示最多有16個引腳作為輸入端，器件型號中的8表示器件內含有8個OLMC，最多可有8個引腳作為輸出端。同理，GAL20V8的最大輸入引腳數是20，GAL20V8是24腳器件。下面以GAL16V8為例，說明GAL的電路結構和工作原理。圖1為GAL16V8的邏輯結構圖，由五部分組成：

（1） 8個輸入緩沖器（引腳2～9作固定輸入）；

（2）8個輸出緩沖器（引腳12～19作為輸出緩沖器的輸出）；

（3）8個輸出邏輯宏單元（OLMC12～19，或門陣列包含在其中）；

（4）可編程與門陣列（由8×8個與門構成，形成64個乘積項，每個與門有32個輸入端）；

（5）8個輸出反饋/輸入緩沖器（即中間一列8個緩沖器）。

圖1 GAL16V8的邏輯結構圖

除以上5個組成部分外，該器件還有1個系統時鐘CK的輸入端（引腳1），一個輸出三態控制端OE（引腳11）一個電源VCC端和一個接地端（引腳20和引腳10，圖中未畫出。通常VCC＝5V）。

GAL的邏輯結構

GAL16V8芯片是具有8個固定輸入引腳、最多可達16個輸入引腳，8個輸出引腳，輸出可編程的一種GAL器件。其邏輯結構如圖1所示。

由圖可見，它由8個輸入緩沖器、8個反饋輸入緩沖器、8個輸出邏輯宏單元OLMC，8個輸出三態緩沖器、與陣列和系統時鐘、輸出選通信號等組成。其中，與陣列包含32列和64行，32列表示8個輸入的原變量和反變量及8個輸出反饋信號的原變量和反變量；64行表示與陣列可產生64個與項， 8個輸出，每個輸出包括8個與項。

（1）輸出邏輯宏單元OLMC

OLMC的邏輯結構示意圖如圖2所示。它由一個8輸入或門、極性選擇異或門、D觸發器、4個多路選擇器等組成。

圖中，只要恰當地給出各控制信號的值，就能形成OLMC的不同組態。因此，在適應不同要求方面，OLMC給設計者提供了最大的靈活性。具體各控制信號的值是由GAL結構控制字中的相應可編程位的狀態決定的。

（2）結構控制字

GAL16V8由一個82位的結構控制字控制著器件的各種功能組合狀態?？刂谱种懈魑坏墓δ苋鐖D3所示。圖中，XOR（n）和AC1（n）字段下面的數字分別對應器件的輸出引腳號，指相應引腳號對應的宏單元。

通過編程結構控制字中的SYN、AC0和AC1（n），輸出邏輯宏單元OLMC（n）可以組成以下5種組態。

① 專用輸入方式（SYN·AC0·AC1（n）=101）。

② 專用組合型輸出方式（SYN·AC0·AC1（n）=100）。

③ 組合型輸出方式（SYN·AC0·AC1（n）=111）。

④ 寄存器型器件中的組合邏輯輸出方式（SYN·AC0·AC1（n）=011）。

⑤ 寄存器型輸出方式（SYN·AC0·AC1（n）=010）。

上述OLMC組態的實現是由開發軟件和硬件完成的。開發軟件將選擇與配制控制字的所有位，并自動檢查各引線的用法。

（3）行地址布局

GAL器件的可編程陣列包括與陣列、結構控制字、保密位及整體擦除位等。對其進行編程時是由行地址進行映射的。GAL16V8的行地址布局如圖4所示。