（文章來源：科技觀察猿）

目前全球最先進(jìn)的半導(dǎo)體工藝已經(jīng)進(jìn)入7nm，下一步還要進(jìn)入5nm、3nm節(jié)點(diǎn)，制造難度越來越大，其中晶體管結(jié)構(gòu)的限制至關(guān)重要，未來的工藝需要新型晶體管。來自中科院的消息稱，中國(guó)科學(xué)家研發(fā)了一種新型垂直納米環(huán)柵晶體管，它被視為2nm及以下工藝的主要技術(shù)候選，意義重大。

從Intel首發(fā)22nm FinFET工藝之后，全球主要的半導(dǎo)體廠商在22/16/14nm節(jié)點(diǎn)開始啟用FinFET鰭式晶體管，一直用到現(xiàn)在的7nm，未來5nm、4nm等節(jié)點(diǎn)也會(huì)使用FinFET晶體管，但3nm及之后的節(jié)點(diǎn)就要變了，三星在去年率先宣布3nm節(jié)點(diǎn)改用GAA環(huán)繞柵極晶體管。

根據(jù)官方所說，基于全新的GAA晶體管結(jié)構(gòu)，三星通過使用納米片設(shè)備制造出了MBCFET（Multi-Bridge-Channel FET，多橋-通道場(chǎng)效應(yīng)管），該技術(shù)可以顯著增強(qiáng)晶體管性能，主要取代FinFET晶體管技術(shù)。此外，MBCFET技術(shù)還能兼容現(xiàn)有的FinFET制造工藝的技術(shù)及設(shè)備，從而加速工藝開發(fā)及生產(chǎn)。

前不久三星還公布了3nm工藝的具體指標(biāo)，與現(xiàn)在的7nm工藝相比，3nm工藝可將核心面積減少45%，功耗降低50%，性能提升35%。

從上面的信息也可以看出GAA環(huán)繞柵極晶體管的重要意義，而中科院微電子所先導(dǎo)中心朱慧瓏研究員及其課題組日前突破的也是這一領(lǐng)域，官方表示他們從2016年起針對(duì)相關(guān)基礎(chǔ)器件和關(guān)鍵工藝開展了系統(tǒng)研究，提出并實(shí)現(xiàn)了世界上首個(gè)具有自對(duì)準(zhǔn)柵極的疊層垂直納米環(huán)柵晶體管，獲得多項(xiàng)中、美發(fā)明專利授權(quán)。
（責(zé)任編輯：fqj）