在近期的一個testcase調(diào)試中,遇到一個std::randomize隨機結(jié)果不符合預(yù)期的現(xiàn)象。
發(fā)表于 10-29 15:57
?2553次閱讀
1.當(dāng)我使用該電路進行放大電路仿真,其放大倍數(shù)與公式不符合,為什么?2.我調(diào)整R1阻值之后,在洞洞板上進行焊接之后,發(fā)現(xiàn)輸出只有直流偏置,交流消失,與仿真結(jié)果不符合,為什么?希望大哥們指導(dǎo)
發(fā)表于 08-14 07:46
modelsim仿真verilog代碼 發(fā)現(xiàn)結(jié)果不符合邏輯代碼里面兩個信號相與結(jié)果出來的信號竟然是不定態(tài)這是什么原因?試了好幾次都沒找到原因代碼和仿真結(jié)果如下:
發(fā)表于 05-01 15:07
modelsim仿真verilog代碼 發(fā)現(xiàn)結(jié)果不符合邏輯代碼里面兩個信號相與結(jié)果出來的信號竟然是不定態(tài)這是什么原因?試了好幾次都沒找到原因代碼和仿真結(jié)果如下:
發(fā)表于 05-01 15:19
這是一個功放的題目,然后我用這個電路圖做,結(jié)果失真有點嚴(yán)重,還有就是有些基本參數(shù)不符合要求,請問要怎么修改這個電路圖,或者有哪些其他的方案?
發(fā)表于 06-05 18:48
`q請問大神們,用7號電池供電 VBAT 經(jīng)過DCDC轉(zhuǎn)換后給LED驅(qū)動芯片,此圖是測試VBAT的電壓曲線,請問大神們,這樣的波紋符合要求嗎,如果不符合請教大神們指教指教`
發(fā)表于 08-27 14:30
在生成IP內(nèi)核時,設(shè)定的pll輸入時鐘是20MHz,但是生成的例化模塊的.v文件里,注明的輸入時鐘頻率是50MHz,這個為什么會出現(xiàn)不符合的情況呢?應(yīng)該以哪個為標(biāo)準(zhǔn)?跪求大神指點(見下圖)我用的是Altera Cyclone 4的EP4CE115F29C7開發(fā)板
發(fā)表于 04-22 13:14
常見不符合項問題:企業(yè)對關(guān)鍵件定期確認(rèn)檢驗不了解,或者將其與關(guān)鍵件進貨檢驗混淆。整改:CCC認(rèn)證檢測型式試驗報告中列出的關(guān)鍵件如果沒有獲得對應(yīng)的CCC認(rèn)證檢測/自愿認(rèn)證證書的情況下,企業(yè)需要按實施細(xì)則要求
發(fā)表于 05-07 09:11
一、.可以放音,但順序不符合要求的問題集1. 用WT588D模塊,一線控制控制模式,上電就會響第9段聲音。答:原因是用戶在制作語音工程時,在設(shè)置中沒有選用內(nèi)部上拉電阻。設(shè)置使用內(nèi)部上拉電阻后,無此
發(fā)表于 06-14 03:37
我發(fā)現(xiàn)我的雨滴傳感器不符合實驗現(xiàn)象,本來應(yīng)該是有水的時候燈才會亮,課可是現(xiàn)在沒水還是亮!一開始測還是好的,后來手賤,以為可以把精度調(diào)好點,就旋轉(zhuǎn)了電位器,發(fā)現(xiàn)現(xiàn)在不管怎么弄,要么都是輸出高電平,要么
發(fā)表于 03-10 03:27
蜂鳥e203的system文件修改后出現(xiàn)時序不符合要求的問題,但是仿真和上板能正常跑通。
有沒有大佬知道什么問題,錯誤如下圖所示。
發(fā)表于 08-11 09:26
各類建筑物上的防雷接地裝置,隨著日月推移和環(huán)境變化,可能出現(xiàn)與原設(shè)計標(biāo)準(zhǔn)不符現(xiàn)象,這樣就會增加雷擊危害。因此,必須對
發(fā)表于 10-17 09:30
?84次下載
SEC周三在一份聲明中說,Bitwise Asset Management和紐約證交所Arca擬議中的比特幣交易所交易基金(ETF)不符合防止欺詐和市場操縱的標(biāo)準(zhǔn)。
發(fā)表于 10-10 14:57
?1418次閱讀
如今自動點膠加工的應(yīng)用還是比較多的,在消費電子(藍牙音箱、耳機、手環(huán)、手表、手機、加濕器等產(chǎn)品)產(chǎn)品當(dāng)中應(yīng)用也是很廣泛的,那么在自動點膠機點膠加工時出現(xiàn)出膠不符合要求是由哪些原因造成的? 1.消費
發(fā)表于 10-21 16:26
?1536次閱讀
軸承質(zhì)量不符合要求,或軸承裝配存在問題,造成軸承與軸承室同軸度不符合要求。
發(fā)表于 03-27 09:56
?6942次閱讀
評論