AXI總線是一種多通道傳輸總線,將地址、讀數(shù)據(jù)、寫數(shù)據(jù)、握手信號在不同的通道中發(fā)送,不同的訪問之間順序可以打亂,用BUSID來表示各個(gè)訪問的歸屬。主設(shè)備在沒有得到返回?cái)?shù)據(jù)的情況下可發(fā)出多個(gè)讀寫操作。讀回的數(shù)據(jù)順序可以被打亂,同時(shí)還支持非對齊數(shù)據(jù)訪問。
它還定義了在進(jìn)出低功耗節(jié)電模式前后的握手協(xié)議。規(guī)定如何通知進(jìn)入低功耗模式,何時(shí)關(guān)斷時(shí)鐘,何時(shí)開啟時(shí)鐘,如何退出低功耗模式。這使得所有IP在進(jìn)行功耗控制的設(shè)計(jì)時(shí),有據(jù)可依,容易集成在統(tǒng)一的系統(tǒng)中。
特點(diǎn):
1、單向通道體系結(jié)構(gòu)。信息流只以單方向傳輸,簡化時(shí)鐘域間的橋接,減少門數(shù)量。當(dāng)信號經(jīng)過復(fù)雜的片上系統(tǒng)時(shí),減少延時(shí)。
2、支持多項(xiàng)數(shù)據(jù)交換。通過并行執(zhí)行猝發(fā)操作,極大地提高了數(shù)據(jù)吞吐能力,可在更短的時(shí)間內(nèi)完成任務(wù),在滿足高性能要求的同時(shí),又減少了功耗。
3、獨(dú)立的地址和數(shù)據(jù)通道。地址和數(shù)據(jù)通道分開,能對每一個(gè)通道進(jìn)行單獨(dú)優(yōu)化,可以根據(jù)需要控制時(shí)序通道,將時(shí)鐘頻率提到最高,并將延時(shí)降到最低。
4、增強(qiáng)的靈活性。AXI技術(shù)擁有對稱的主從接口,無論在點(diǎn)對點(diǎn)或在多層系統(tǒng)中,都能十分方便地使用AXI技術(shù)。
AXI 能夠使SoC 以更小的面積、更低的功耗,獲得更加優(yōu)異的性能。AXI 獲得如此優(yōu)異性能的一個(gè)主要原因,就是它的單向通道體系結(jié)構(gòu)。單向通道體系結(jié)構(gòu)使得片上的信息流只以單方向傳輸,減少了延時(shí)。
推薦閱讀:http://m.xsypw.cn/d/625051.html
責(zé)任編輯:gt
-
數(shù)據(jù)
+關(guān)注
關(guān)注
8文章
7035瀏覽量
89045 -
總線
+關(guān)注
關(guān)注
10文章
2881瀏覽量
88095 -
低功耗
+關(guān)注
關(guān)注
10文章
2403瀏覽量
103713
發(fā)布評論請先 登錄
相關(guān)推薦
Xilinx zynq AXI總線全面解讀
![Xilinx zynq <b class='flag-5'>AXI</b><b class='flag-5'>總線</b>全面解讀](https://file.elecfans.com/web1/M00/C8/5B/pIYBAF9uCNqAZnQzAAF4ds2Zllw996.jpg)
ARM+FPGA開發(fā):基于AXI總線的GPIO IP創(chuàng)建
![ARM+FPGA開發(fā):基于<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>的GPIO IP創(chuàng)建](https://file.elecfans.com/web1/M00/C7/F3/o4YBAF9uH8WAI1xaAACU82QQce4263.png)
PCI總線特點(diǎn)是什么? 如何去設(shè)計(jì)PCI接口?
現(xiàn)場總線控制系統(tǒng)的特點(diǎn)是什么
嵌入式系統(tǒng)的概念及特點(diǎn)
嵌入式系統(tǒng)的概念及特點(diǎn)
AXI 總線和引腳的介紹
![<b class='flag-5'>AXI</b> <b class='flag-5'>總線</b>和引腳的介紹](https://file1.elecfans.com//web2/M00/A7/22/wKgZomUMQpGAf8LiAAATGtYcN8o966.jpg)
AMBA 3.0 AXI總線接口協(xié)議的研究與應(yīng)用
AXI總線工作流程
![<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>工作流程](https://file1.elecfans.com/web2/M00/88/AB/wKgZomRu00eAc7cpAAC66yQMYnA903.jpg)
評論