（文章來源：半導(dǎo)體觀察IC）

近日，清華大學(xué)微電子所、北京未來芯片技術(shù)高精尖創(chuàng)新中心教授錢鶴、吳華強(qiáng)團(tuán)隊(duì)與合作者宣布，成功研發(fā)出全球首款多陣列憶阻器存算一體系統(tǒng)。該系統(tǒng)以憶阻器替代經(jīng)典計(jì)算機(jī)底層的晶體管，以更小的功耗和更低的硬件成本大幅提升計(jì)算設(shè)備的算力，在一定程度上突破了傳統(tǒng)計(jì)算框架的限制。該成果已在《自然》在線發(fā)表，研究團(tuán)隊(duì)正計(jì)劃構(gòu)建全新計(jì)算機(jī)系統(tǒng)。

人工智能應(yīng)用蓬勃發(fā)展，急需強(qiáng)大的芯片計(jì)算和存儲(chǔ)能力支撐。在傳統(tǒng)計(jì)算架構(gòu)中，芯片中的計(jì)算與存儲(chǔ)在不同電路單元中完成，大量數(shù)據(jù)搬運(yùn)導(dǎo)致功耗增加和額外延遲，成為突破算力的瓶頸。提高算力，推進(jìn)存算一體計(jì)算是路徑之一。

憶阻器，具有記憶電阻之功能，其尺寸小、能耗低，兼具儲(chǔ)存和處理信息雙重功能，近年來成為存算一體領(lǐng)域的熱門潛力器件。近年來，研究團(tuán)隊(duì)通過優(yōu)化材料和器件結(jié)構(gòu)，成功制備出更高性能的憶阻器陣列。“我們改變材料上覆蓋層的組分，通過調(diào)試熱導(dǎo)率和電導(dǎo)率，調(diào)整材料內(nèi)部導(dǎo)電系數(shù)的強(qiáng)弱，來實(shí)現(xiàn)優(yōu)化。”吳華強(qiáng)說。

攻關(guān)期間，材料和工藝集成是最大挑戰(zhàn)，“做這種新的芯片需要觀察大量統(tǒng)計(jì)規(guī)律，但當(dāng)時(shí)沒有大型代工廠支持，我們只能在實(shí)驗(yàn)室摸索，有段時(shí)間有點(diǎn)崩潰，每次做完實(shí)驗(yàn)，結(jié)果都很分散。”吳華強(qiáng)說，后來，他們與中科院微電子所、北京大學(xué)等單位共同合作，終于解決了難題。

該團(tuán)隊(duì)集成了8個(gè)包含2048個(gè)憶阻器的陣列，并構(gòu)建了一個(gè)五層的卷積神經(jīng)網(wǎng)絡(luò)進(jìn)行圖像識(shí)別，精度高達(dá)96%以上。對(duì)比數(shù)據(jù)顯示，基于憶阻器的卷積神經(jīng)網(wǎng)絡(luò)比目前最先進(jìn)的圖形處理器的能效要高出兩個(gè)數(shù)量級(jí)。

驚人提升如何實(shí)現(xiàn)？吳華強(qiáng)說，團(tuán)隊(duì)提出了一種新型的混合訓(xùn)練算法，以解決器件固有缺陷造成的系統(tǒng)識(shí)別準(zhǔn)確率下降問題。這種算法僅需用較少圖像樣本訓(xùn)練神經(jīng)網(wǎng)絡(luò)，并微調(diào)最后一層網(wǎng)絡(luò)部分權(quán)重；同時(shí)提出空間并行機(jī)制，大幅提高并行度，加速卷積計(jì)算。

目前，該成果已在《自然》在線發(fā)表，團(tuán)隊(duì)正在開展工藝優(yōu)化，為下一步研制更大規(guī)模的芯片做準(zhǔn)備。有了體積小、功耗低、算力強(qiáng)的存算一體芯片，手機(jī)上就能運(yùn)行人工智能應(yīng)用，讓手機(jī)更懂人類不再遙遠(yuǎn)。吳華強(qiáng)透露，“我們還計(jì)劃構(gòu)建包括憶阻器、存算一體芯片到存算一體編譯器等在內(nèi)的全新計(jì)算機(jī)系統(tǒng)。”
（責(zé)任編輯：fqj）