低壓共源共柵電流鏡的偏置電路

DOI：10.19339/j.issn.1674-2583.2020.04.008

低壓共源共柵電流鏡的偏置電路［J］。集成電路應(yīng)用， 2020， 37（04）：25-27.

Analysis of the Bias Circuits in the Low Voltage

Cascode Current Mirror

HUANG Suping

Abstract — Low voltage cascode current mirror is widely used in analog integrated circuits because of its high output impedance， stable output current， and large output voltage swing. However， it needs extra bias circuit to ensure that the transistors work in the saturation region. There are three main structures of bias circuit： double input type， inverse aspect ratio type and self-bias type. The working principle of each bias circuit is analyzed in detail， and the key points and rules of circuit design are given in this paper. Based on 0.5μm BCD process and Spectre software， the output characteristic， power supply characteristic and temperature characteristic are simulated. The simulation results show that there is no difference between the double input type and the inverse width length ratio type， the self-bias type needs higher power supply voltage but is preferred for low power circuits.

Index Terms — IC design， low voltage device， cascode， current mirror， bias circuit.

電流鏡是模擬集成電路的重要組成部分，由于其具有輸出電流恒定，不受輸入電壓影響等優(yōu)點(diǎn)，常常被用作放大電路的有源負(fù)載或電流偏置［1］。如今，MOS 管的特征尺寸越來(lái)越小，二階效應(yīng)愈發(fā)嚴(yán)重，針對(duì)普通結(jié)構(gòu)的電流鏡，由于溝道長(zhǎng)度調(diào)制效應(yīng)導(dǎo)致的電流誤差比較大，因此電路設(shè)計(jì)時(shí)常采用共源共柵電流鏡結(jié)構(gòu)，來(lái)提高輸出電阻，減小電流誤差。但是，傳統(tǒng)的共源共柵電流鏡由于其電路結(jié)構(gòu)特點(diǎn)，是以犧牲輸出電壓幅度來(lái)?yè)Q取輸出的高阻抗，且要求更高的電源電壓，不適用于當(dāng)今的低壓電路系統(tǒng)。低壓共源共柵電流鏡解決了這個(gè)問(wèn)題，它將輸出電壓幅度大大提升的同時(shí)需要額外的偏置電路。文獻(xiàn)［2-4］里都采用了低壓共源共柵電流鏡，但它們的偏置電路都不一樣。因此，在進(jìn)行模擬電路設(shè)計(jì)時(shí)，如何選擇共源共柵電流鏡的偏置電路，以及 MOS 管的參數(shù)應(yīng)怎樣確定，本文都將詳細(xì)闡述。

1 共源共柵電流鏡

1.1 標(biāo)準(zhǔn)共源共柵電流鏡

標(biāo)準(zhǔn)共源共柵電流鏡如圖 1 所示，在 M1 和 M3 構(gòu)成的普通電流鏡的基礎(chǔ)上增加了 M2 和 M4 管。這種結(jié)構(gòu)有兩個(gè)優(yōu)點(diǎn)：（1）可使得兩 MOS 管漏源電壓 VDS1＝VDS3，消除溝道調(diào)制效應(yīng)引起的電流誤差，得到比較精確的電流比。（２）由于共源共柵結(jié)構(gòu)的輸出電阻非常大，因此提高了電流鏡的帶載能力。但電流鏡不適用于低電壓環(huán)境，該電流鏡對(duì)輸入電壓和輸出電壓的要求為式（1）。

（1）

其中，VOV 為 MOS 管的過(guò)驅(qū)動(dòng)電壓，Vt 為閾值電壓。假設(shè) MOS 管的 VOV 都設(shè)計(jì)為 0.3 V，且忽略管子的體效應(yīng)，即 Vt 均為 0.7 V，則該電流鏡對(duì)輸入電壓和輸出電壓的要求為式（2）。

（2）

可見(jiàn)，當(dāng)電源電壓 VDD 為 2 V 或更低時(shí)，輸入電壓得不到滿足，且輸出電壓的擺幅也比較小。

1.2 低壓共源共柵電流鏡

在圖 1 的基礎(chǔ)上適當(dāng)調(diào)整：將 M3 和 M1 的柵極電壓由 M4 的漏極引入，而 M2 和 M4 的柵極由別的偏置電壓 Vb 引入，就構(gòu)成了的低壓共源共柵電流鏡。該電路不僅有圖 1 所示電路的兩個(gè)優(yōu)點(diǎn)，還能應(yīng)用于低壓環(huán)境。該電流鏡對(duì)輸入電壓和輸出電壓的要求為式（3）。

（3）

將 VOV＝0.3 V，Vt＝0.7 V 代入上式得式（4）。

（4）

對(duì)比式（2）和式（4），可見(jiàn)低壓共源共柵電流鏡一方面增大了輸入電壓范圍，另一方面也提高了輸出電壓擺幅。

為了使 M1~M4 均工作在飽和區(qū)，Vb 必須滿足一定條件：首先 M4 要飽和，應(yīng)滿足式（5）。

（5）

其次，M3 要飽和，應(yīng)滿足式（6）。

（6）

綜合式（5）、式（6）可得 Vb 為式（7）。

（7）

由式（7）可知，當(dāng) 時(shí)，即 時(shí)，Vb 有解，而該條件在現(xiàn)有工藝下一般都能滿足。因此 Vb 只要滿足式（6）即可。由 整理式（6）得式（8）。

（8）

因此偏置電壓 Vb 最小值一定要按照公式（8）設(shè)計(jì)，不然 M1 和 M3 易進(jìn)入線性區(qū)。

該電流鏡在設(shè)計(jì)時(shí)還有一個(gè)要點(diǎn)要注意，為了降低 M4 的體效應(yīng)，應(yīng)盡量使 M4 的源極電壓較低，即 M3 的漏源電壓 VDS3 應(yīng)比較小，這樣就要求 M3 管的寬長(zhǎng)比較大。因此在設(shè)計(jì)共源共柵電流鏡時(shí)，M3 和 M4 的寬長(zhǎng)比通常滿足以下式（9）條件。

（9）

2 低壓共源共柵電流鏡的偏置電路

低壓共源共柵的偏置電壓 Vb 一般可由三種偏置電路提供，下面詳細(xì)介紹這些電路結(jié)構(gòu)。

2.1 雙輸入型共源共柵電流鏡

圖 3 中的 M5 和 M6 構(gòu)成第一種偏置電路［5］，此偏置電路需要再額外提供一支電 流 Iin，因此整個(gè)電流鏡的功耗會(huì)大些。圖中的 M5 和 M6 工作狀態(tài)：M6 的柵極和漏極連在一起構(gòu)成二極管連接方式，則始終滿足 。因此，M6 上電后工作在飽和區(qū)，MOS 管飽和區(qū)的電流電壓為式（10）所示。

（10）

M5 的柵極接到 M6 的柵極，M5 的漏極接到 M6 的源級(jí)，可得 ，因此 M5 工作在線性區(qū)，MOS 管線性區(qū)的電流電壓為式（11）。

（11）

偏置電路設(shè)計(jì)的目標(biāo)是 ，因此可讓工作在線性區(qū)的 M5 漏源電壓為 ，工作在飽和區(qū)的 M6 漏源電壓為 ，聯(lián)立式（10）、式（11）求解，可得 M5 和 M6 寬長(zhǎng)比的關(guān)系為式（12）。

（12）

因此在電路設(shè)計(jì)時(shí)，要保證 M5 和 M6 的寬長(zhǎng)比滿足式（12），M5 的寬長(zhǎng)比越小，提供的 Vb 越大。

M3、M4 和 M6 的寬長(zhǎng)比關(guān)系要通過(guò) Vb 來(lái)確定。由 M5、M6 提供的 Vb 為式（13）。

（13）

M4 的柵極電壓可表示為

（14）

因此只要 Vb ≥ VG4，則電流鏡能正常工作。忽略管子的體效應(yīng)，聯(lián)立式（13）、式（14）可解得M3、M4 和 M6 的寬長(zhǎng)比關(guān)系如式（15）。

（15）

2.2 倒寬長(zhǎng)比型共源共柵電流鏡

圖 3 中的 M5、M6 可被認(rèn)為 MOS 管的串聯(lián)連接，等效為一個(gè)二極管連接形式的晶體管 M7。M7 的寬長(zhǎng)比應(yīng)滿足式（16）條件。

（16）

即 M7 的寬長(zhǎng)比 M6 小 4 倍以上，才能保證 Vb 提供足夠的偏置電壓。圖 5 所示的電路為倒寬長(zhǎng)比型共源共柵電流鏡［6］，M7 構(gòu)成的偏置電路為 M2 和 M4 的柵極提供偏置電壓 Vb，在電路設(shè)計(jì)時(shí)，M3、M4 和 M7 的寬長(zhǎng)比的關(guān)系可通過(guò) Vb 來(lái)確定。由 M7 提供的 Vb 為式（17）。

（17）

因此，只要 Vb ≥ VG4，則電流鏡能正常工作。忽略管子的體效應(yīng)，聯(lián)立式（14）和式（17）可解得M3、M4 和 M7 的寬長(zhǎng)比關(guān)系如式（18）。

（18）

分析上式，文獻(xiàn)［6］中給出的關(guān)系為式（19）。

（19）

可見(jiàn) M7 一般都設(shè)置為倒寬長(zhǎng)比來(lái)保證 Vb 滿足條件。根據(jù)式（7），要滿足可得式（20）。

（20）

MOS 管處于飽和區(qū)時(shí)， 一般 VOV 為 0.2~0.5 V，而 NMOS 的 Vt 為 0.7 V 左右，因此根據(jù)式（20）可求出 n 的范圍為 1~2。

2.3 自偏置型共源共柵電流鏡

偏置電路都需要多消耗一路電流，因此在低功耗電路中就必須采用圖 6 所示的自偏置型共源共柵電流鏡［7，8］。

電路設(shè)計(jì)的關(guān)鍵是合理設(shè)置電阻 R1 的值，使得 M4 的柵極電壓比 M3 的柵極電壓高一個(gè) VOV。R1 設(shè)置 Vb 可表示為式（21）。

（21）

將式（21）代入式（7）可求得式（22）。

（22）

當(dāng) R1 取值小于下限時(shí)，M3 將工作在線性區(qū)，M4 工作在飽和區(qū)；當(dāng) R1 取值大于上限時(shí)，M3 將工作在飽和區(qū)，M4 工作在線性區(qū)。由于 R1 要消耗電壓 R1Iin，需要更大的 Vin，因此 R1 趨近于下限為宜。

3 仿真驗(yàn)證結(jié)果

基于 0. 5μm BCD 工藝和 Spectre 軟件分別對(duì)三種偏置的共源共柵電流鏡進(jìn)行仿真，將 MOS 管的過(guò)驅(qū)動(dòng)電壓 VOV 設(shè)計(jì)為 0.3 V 時(shí)，各管的寬長(zhǎng)比設(shè)置為：（W/L）1＝（W/L）２＝（W/L）３＝（W/L）４＝20μm/2μm，參考電流為 Iin＝50μA。仿真的主要 3 個(gè)特性：輸出特性、電源特性、溫度特性。

3.1 輸出特性仿真

VDD＝3 V 時(shí)的仿真結(jié)果，分析可知：（1）當(dāng) Vout ≥ 0.6 V 時(shí)，Iout 一直為 50μA 不變，輸出阻抗較大，輸出特性較好。（2）雙輸入型和倒寬長(zhǎng)比型的輸出特性基本一致。

3.2 電源特性仿真

Vout＝2 V，R1＝10 kΩ時(shí)的仿真結(jié)果。分析可知：（1）雙輸入型和倒寬長(zhǎng)比型的電源特性基本一致，當(dāng)電源電壓 VDD 在 2 V 時(shí)，所有的 MOS 管都已進(jìn)入飽和區(qū)，輸出電流 Iout ≈ 50μA。（2）自偏置型的 VDD 在 2.5 V 時(shí)，輸出電流 Iout ≈ 50 μA，這是由于電阻 R1 上有 0.5 V 的壓降，因此需要的電源電壓就要高出 0.5 V。

3.3 溫度特性仿真

VDD＝3 V、Vout＝2 V，R1＝10 kΩ 時(shí)，溫度掃描范圍為 -45~85℃ 的仿真結(jié)果，分析可知：（1）雙輸入型和倒寬長(zhǎng)比型的 Iout ≈ 50.7μA，且基本不隨溫度變化，溫度特性良好。（2）自偏置型的 Iout 在 49.6~50 μA，且溫度每增加一度，輸出電路增加約 3 nA，產(chǎn)生了正溫度系數(shù)電流。

4 結(jié)語(yǔ)

低壓共源共柵電流鏡的三種偏置電路中，雙輸入型和倒寬長(zhǎng)比型本質(zhì)上是一致的，且溫度特性良好，更適合于低壓環(huán)境；而自偏置型由于引入的電阻具有溫度特性，因此輸出電流也具有溫度特性。雖然它要求的電源電壓要更大些，但總的功耗較低，適用于低功耗電路。
責(zé)任編輯:pj