目前，人類社會已經(jīng)進(jìn)入到高度發(fā)達(dá)的信息化社會，信息社會的發(fā)展離不開電子產(chǎn)品的進(jìn)步。現(xiàn)代電子產(chǎn)品在性能提高、復(fù)雜度增大的同時，價格卻一直呈下降趨勢，而且產(chǎn)品更新?lián)Q代的步伐也越來越快，實(shí)現(xiàn)這種進(jìn)步的主要原因就是生產(chǎn)制造技術(shù)和電子設(shè)計(jì)技術(shù)的發(fā)展。前者以微細(xì)加工技術(shù)為代表，目前已進(jìn)展到深亞微米階段，可以在幾平方厘米的芯片上集成數(shù)千萬個晶體管；后者的核心就是EDA（Electronic Design Automation）技術(shù)。EDA是指以計(jì)算機(jī)為工作平臺，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)等成果而研制成的電子CAD通用軟件包，主要能輔助進(jìn)行三方面的設(shè)計(jì)工作：IC設(shè)計(jì)，電子電路設(shè)計(jì)以及PCB設(shè)計(jì)。沒有EDA技術(shù)的支持，想要完成上述超大規(guī)模集成電路的設(shè)計(jì)制造是不可想象的，反過來，生產(chǎn)制造技術(shù)的不斷進(jìn)步又必將對EDA技術(shù)提出新的要求。

一、硬件描述語言

數(shù)字系統(tǒng)設(shè)計(jì)分為硬件設(shè)計(jì)和軟件設(shè)計(jì)，隨著計(jì)算機(jī)技術(shù)、超大規(guī)模集成電路（CPLD，FPGA）的發(fā)展和硬件描述語言HDL。的出現(xiàn)，軟、硬件設(shè)計(jì)之間的界限已經(jīng)被打破，數(shù)字系統(tǒng)的硬件設(shè)計(jì)可以完全用軟件來實(shí)現(xiàn)，只要掌握了HDL語言就可以設(shè)計(jì)出各種各樣的數(shù)字邏輯電路。要讓學(xué)生學(xué)會硬件描述語言，就必須有一個能提供文件輸入，邏輯綜合、編譯和仿真的語言環(huán)境，目前使用最為廣泛的一個語言環(huán)境是Altera公司推出的Max+Plus II軟件，該軟件可以幫助學(xué)生學(xué)習(xí)使用Altera公司CPLD產(chǎn)品，Altera是世界上著名可編程邏輯器件的供應(yīng)商之一。其CPLD產(chǎn)品代表著PLD的發(fā)展方向，與xilinx公司的FPGA產(chǎn)品水平互見高低。該軟件可以通過圖形、文本和波形等方式輸入數(shù)字電路設(shè)計(jì)文件，其中文本方式支持VHDL，AHDL和Verilog硬件描述語言。

Max+plus II中有多個元件庫（全系列TTL宏功能，巨功能庫），可以指定MAX7000和10K10系列的兩個Altera器件、器件管腳和邏輯綜合方式等等，經(jīng)過編譯形成的下載文件可以通過硬件對器件進(jìn)行編程。同時，Max+plus II還可以進(jìn)行錯誤定位和設(shè)計(jì)規(guī)則檢查，使設(shè)計(jì)更加簡單易行。在無硬件的情況下除下載不能進(jìn)行外，其它步驟都可以進(jìn)行，可見對于教學(xué)使用是非常好的一個軟件?？梢詭椭鷮W(xué)生學(xué)會VHDL語言并開展CPLD的教學(xué)工作，使教學(xué)更上一個臺階，滿足培養(yǎng)跨世紀(jì)人才的需求。

二、EDA實(shí)驗(yàn)開發(fā)系統(tǒng)

當(dāng)今，電子電路越來越復(fù)雜，數(shù)字電路被更多應(yīng)用到電路設(shè)計(jì)中，可編程邏輯器件已經(jīng)廣泛地用在電子設(shè)計(jì)中，而且在電路中的占有比例越來越大，它一方面提高了系統(tǒng)的可靠性，另一方面也增強(qiáng)了設(shè)計(jì)的靈活性和可維護(hù)性，使電子電路的設(shè)計(jì)更加方便快捷。在硬件的設(shè)計(jì)思路上，要改變原來傳統(tǒng)的設(shè)計(jì)方式，用設(shè)計(jì)軟件的方式方法來設(shè)計(jì)硬件。在學(xué)習(xí)新方法的過程中，一款功能強(qiáng)大、使用方便的輔助學(xué)習(xí)工具必不可少。目前，國內(nèi)外很多公司已經(jīng)開發(fā)出了各種各樣的EDA實(shí)驗(yàn)系統(tǒng)。內(nèi)蒙古科技大學(xué)信息工程學(xué)院結(jié)合多年EDA開發(fā)經(jīng)驗(yàn)，分析國內(nèi)外多種EDA實(shí)驗(yàn)系統(tǒng)，取長補(bǔ)短，研發(fā)出了BTGY-EDA實(shí)驗(yàn)開發(fā)系統(tǒng)，BTGY-EDA實(shí)驗(yàn)系統(tǒng)為本校學(xué)生學(xué)習(xí)EDA技術(shù)提供了巨大幫助。下面以BTGY-EDA實(shí)驗(yàn)系統(tǒng)為例，簡單介紹一下EDA實(shí)驗(yàn)系統(tǒng)的幾個特點(diǎn)：

1．軟開放

全開放的實(shí)驗(yàn)系統(tǒng)。對于學(xué)生來講，自己連線費(fèi)時費(fèi)力過于麻煩，而且還容易出錯，對于所設(shè)計(jì)的電路來講，工作頻率不會高，干擾大。再看完全不開放的實(shí)驗(yàn)系統(tǒng)，接線全部固定，所做的實(shí)驗(yàn)就有限，只能局限于設(shè)計(jì)好的幾個實(shí)驗(yàn)內(nèi)容，限制了學(xué)生的開發(fā)能力。BTGY-EDA實(shí)驗(yàn)系統(tǒng)采用軟開放式結(jié)構(gòu)，對實(shí)際電路接線固定，能在高頻狀態(tài)下工作，干擾、輻射也小，同時學(xué)生又可以用軟件方式按設(shè)計(jì)要求將各10引腳連接起來。

2．軟件連接

由于是軟開放的結(jié)構(gòu)，學(xué)生在實(shí)驗(yàn)或設(shè)計(jì)時，需要自己連線，BTGY-EDA實(shí)驗(yàn)系統(tǒng)采用“軟件配置” 技術(shù)，在軟件上接好需要的連線，下載到實(shí)驗(yàn)系統(tǒng)即可實(shí)現(xiàn)接線，如果連線過程有沖突，軟件還會給出提示，這就避免了硬件接錯線可能導(dǎo)致的實(shí)驗(yàn)系統(tǒng)故障，甚至損壞現(xiàn)象。這種軟件接線還有一個好處，就是將定義好接線保存在磁盤上，下次做實(shí)驗(yàn)或設(shè)計(jì)時，從盤上讀出即可。如果是硬件接線，學(xué)校中有很多人共用實(shí)驗(yàn)系統(tǒng)，根本無法將接線保留下來。

3．智能譯碼

在EDA實(shí)驗(yàn)中，最常用到的電路是顯示電路。如果顯示電路接到固定的10引腳，占用供實(shí)驗(yàn)用的IO引腳，并且也浪費(fèi)了器件內(nèi)部大量資源。BTGY-EDA實(shí)驗(yàn)系統(tǒng)采用智能譯碼技術(shù)，與軟件連接技術(shù)相似，軟件上設(shè)置好譯碼方式后，下載到實(shí)驗(yàn)系統(tǒng)上即可在實(shí)驗(yàn)系統(tǒng)實(shí)現(xiàn)所要求的譯碼電路。BTGY-EDA實(shí)驗(yàn)系統(tǒng)的智能譯碼技術(shù)在安全的條件下，可以由學(xué)生任意定義接線方式，靈活多變，而且可以將接線定義保存在磁盤上。

4．軟、硬件結(jié)合

國內(nèi)外眾多的EDA實(shí)驗(yàn)系統(tǒng)幾乎都是單硬件工作方式，接線要在實(shí)驗(yàn)板上接，模式要在實(shí)驗(yàn)板上選擇，觀察結(jié)果只能看板上的LED或八段數(shù)碼管，如果是高速信號只能看最終的輸出結(jié)果，工作時序，信號波形一無所知，如果有RAM相關(guān)的實(shí)驗(yàn)，因?yàn)镽AM數(shù)據(jù)無法下載，只能以ROM代替，外部設(shè)備的選擇只能用跳線來實(shí)現(xiàn)或干脆拔掉有沖突的芯片。BTGY-EDA實(shí)驗(yàn)系統(tǒng)采用軟、硬件結(jié)合技術(shù)，可以在PC機(jī)的軟件上定義實(shí)驗(yàn)所要連線，下載到實(shí)驗(yàn)系統(tǒng)上即可。

5．模式可變

不開放結(jié)構(gòu)的實(shí)驗(yàn)系統(tǒng)，由于接線全部固定，模式無法改變，或者在器件中浪費(fèi)大量資源來設(shè)置模式，這樣既不實(shí)用，也不利于學(xué)習(xí)；全開放的結(jié)構(gòu)，用手工接線來設(shè)置模式，干擾大不說，不小心連錯線還會造成儀器的損壞，有些半開放的實(shí)驗(yàn)系統(tǒng)，由于不能與上位機(jī)相連，只能在硬件實(shí)驗(yàn)上選擇有限的幾種模式，既不靈活，觀察也不方便。BTGY-EDA實(shí)驗(yàn)系統(tǒng)由于采用“軟件配置”技術(shù)，可以用軟件設(shè)置模式，下載到實(shí)驗(yàn)系統(tǒng)，靈活多變。在軟件設(shè)置模式時，如果器件之間有沖突，軟件會給出警告，避免接錯線的可能。

6．適配板與實(shí)驗(yàn)系統(tǒng)獨(dú)立

BTGY—EDA實(shí)驗(yàn)系統(tǒng)采用FPGA/CPLD適配板與實(shí)驗(yàn)系統(tǒng)主體相互獨(dú)立的結(jié)構(gòu)，實(shí)驗(yàn)系統(tǒng)的顯示譯碼、鍵盤輸出均不占用適配板的資源。適配板與實(shí)驗(yàn)系統(tǒng)之間用IO引腳連接，從理論上講，這種結(jié)構(gòu)可以無限擴(kuò)展FPGA/CPLD實(shí)驗(yàn)種類，只要在FPGA/CPLD適配板上將正確的IO信號接到實(shí)驗(yàn)系統(tǒng)上，就可以對這種FPGA/CPLD進(jìn)行實(shí)驗(yàn)和設(shè)計(jì)，加上本系統(tǒng)的“軟件配置”技術(shù)，不但可擴(kuò)展性強(qiáng)，使用也靈活。采用這種相互獨(dú)立的結(jié)構(gòu)，可以在適配板上對每種FPGA/CPLD來設(shè)計(jì)制作與芯片完全吻合的編程下載電路，使FPGA/CPLD的編程下載更加可靠、穩(wěn)定。可編程下載器件的種類也不會有限制了，只要有該器件的適配板就行。用戶所要做的事就是將編程并行口接到實(shí)驗(yàn)系統(tǒng)上。

7．多種外部設(shè)備

實(shí)驗(yàn)系統(tǒng)提供了多種常用外部設(shè)備，為學(xué)生提供典型的學(xué)習(xí)電路。這些電路包括高速模入通道、高速模出通道、RS-232串行接口、標(biāo)準(zhǔn)并行接口、PS／2接口等電路，這些電路真實(shí)地體現(xiàn)TEDA設(shè)計(jì)的高速、時序嚴(yán)格、抗干擾等特點(diǎn)，

三、結(jié)束語

現(xiàn)代電子設(shè)計(jì)技術(shù)是發(fā)展的，相應(yīng)的教學(xué)內(nèi)容和方法也應(yīng)不斷改進(jìn)，其中也有許多問題值得深入探討。
責(zé)任編輯：tzh