在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA約束中的Tcl指令技術探討

454398 ? 來源: 科學計算Tech ? 作者:貓叔 ? 2020-09-26 11:35 ? 次閱讀

作者:貓叔 科學計算Tech微信公眾號

?在前面的章節中,我們用了很多Tcl的指令,但有些指令并沒有把所有的參數多列出來解釋,這一節,我們就把約束中的Tcl指令詳細講一下。

我們前面講到過get_pins和get_ports的區別,而且我們也用過get_cells、get_clocks和get_nets這幾個指令,下面就通過一張圖直觀展現它們的區別。

get_clocks后面的對象是我們之前通過create_clocks或者create_generated_clocks創建的時鐘,不在硬件上直接映射。

我們再來看下各個命令的屬性。

1. port
我們可以通過Tcl腳本查看port的所有屬性,比如上面的wave_gen工程中,有一個port是clk_pin_p,采用如下腳本:

set inst [get_ports clk_pin_p]
report_property $inst

顯示如下:

get_ports的使用方法如下:

# 獲取所有端口
get_ports *

# 獲取名稱中包含data的端口
get_ports *data*

# 獲取所有輸出端口
get_ports -filter {DIRECTION == OUT}

# 獲取所有輸入端口
all_inputs

# 獲取輸入端口中名字包含data的端口
get_ports -filter {DIRECTION == IN} *data*

# 獲取總線端口
get_ports -filter {BUS_NAME != ""}

2. cell
按照上面的同樣的方式,獲取cell的property,如下:

get_cells的使用方法如下:

# 獲取頂層模塊
get_cells *

# 獲取名稱中包含字符gen的模塊
get_cells *gen*

# 獲取clk_gen_i0下的所有模塊
get_cells clk_gen_i0/*

# 獲取觸發器為FDRE類型且名稱中包含字符samp
get_cells -hier filter {REF_NAME == FDRE} *samp*

# 獲取所有的時序單元邏輯
get_cells -hier -filter {IS_SEQUENTIAL == 1}

# 獲取模塊uart_rx_i0下兩層的LUT3
get_cells -filter {REF_NAME == LUT3} *uart_tx_i0/*/*

3. pin
獲取pin的property,如下:

get_pins的使用方法如下:

# 獲取所有pins
get_pins *

# 獲取名稱中包含字符led的引腳
get_pins -hier -filter {NAME =~ *led*}

# 獲取REF_PIN_NAME為led的引腳
get_pins -hier -filter {REF_PIN_NAME == led}

# 獲取時鐘引腳
get_pins -hier -filter {IS_CLOCK == 1}

# 獲取名稱中包含cmd_parse_i0的使能引腳
get_pins -filter {IS_ENABLE == 1} cmd_parse_i0/*/*

# 獲取名稱中包含字符cmd_parse_i0且為輸入的引腳
get_pins -filter {DIRECTION == IN} cmd_parse_i0/*/*

4. net
獲取pin的property,如下:

get_nets的使用方法如下:

# 獲取所有nets
get_nets *

# 獲取名稱中包含字符send_resp_val的網線
get_nets -hier *send_resp_val*
get_nets -filter {NAME =~ *send_resp_val*} -hier

# 獲取穿過邊界的同一網線的所有部分
get_nets {resp_gen_i0/data4[0]} -segments

# 獲取模塊cmd_parse_i0下的所有網線
get_nets -filter {PARENT_CELL == cmd_parse_i0} -hier

# 獲取模塊cmd_parse_i0下的名稱中包含字符arg_cnt[]的網線
get_nets -filter {PARENT_CELL == cmd_parse_i0} -hier *arg_cnt[*]

這5個tcl指令的常用選項如下表:

?這5個Tcl命令對應的5個對象之間也有著密切的關系,下圖所示的箭頭的方向表示已知箭頭末端對象可獲取箭頭指向的對象。

以wave_gen中的clk_gen_i0模塊為例來說明上面的操作:

# 獲取模塊的輸入引腳
get_pins -of [get_cells {clk_gen_i0/clk_core_i0}] -filter {DIRECTION == IN}

# 已知引腳名獲取所在模塊
get_cells -of [get_pins clk_gen_i0/clk_core_i0/clk_in1_n]

# 已知模塊名獲取與該模塊相連的網線
get_nets -of [get_cells {clk_gen_i0/clk_core_i0}]

# 已知引腳名獲取與該引腳相連的網線
get_nets -of [get_pins clk_gen_i0/clk_core_i0/clk_rx]

# 已知時鐘引腳獲取時鐘引腳對應的時鐘
get_clocks -of [get_pins clk_gen_i0/clk_core_i0/clk_rx]

需要注意的是:

1. -hier不能和層次分隔符“/”同時使用,但“/”可出現在-filter中

2. 可根據屬性過濾查找目標對象

3. -filter中的屬性為:“==”(相等)、“!=”(不相等)、"=~"(匹配)、"!~"(不匹配),若有多個表達式,其返回值為bool類型時,支持邏輯操作(&& ||)

編輯:hfy
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1630

    文章

    21803

    瀏覽量

    606464
  • TCL
    TCL
    +關注

    關注

    10

    文章

    1743

    瀏覽量

    88920
  • 時序約束
    +關注

    關注

    1

    文章

    115

    瀏覽量

    13462
收藏 人收藏

    評論

    相關推薦

    xilinx FPGA IOB約束使用以及注意事項

    xilinx FPGA IOB約束使用以及注意事項 一、什么是IOB約束 在xilinx FPGA,IOB是位于IO附近的寄存器,是
    的頭像 發表于 01-16 11:02 ?177次閱讀
    xilinx <b class='flag-5'>FPGA</b> IOB<b class='flag-5'>約束</b>使用以及注意事項

    TCL發布萬象分區技術,重塑Mini LED技術巔峰

    在Mini LED賽道上,TCL作為行業先行者,憑借其深厚的技術積累和持續的創新精神,再次引領技術革命。近日,TCL宣布對Mini LED底層技術
    的頭像 發表于 12-17 10:14 ?483次閱讀

    時序約束一主時鐘與生成時鐘

    一、主時鐘create_clock 1.1 定義 主時鐘是來自FPGA芯片外部的時鐘,通過時鐘輸入端口或高速收發器GT的輸出引腳進入FPGA內部。對于賽靈思7系列的器件,主時鐘必須手動定義到GT
    的頭像 發表于 11-29 11:03 ?642次閱讀
    時序<b class='flag-5'>約束</b>一主時鐘與生成時鐘

    TCL華星發布新技術品牌APEX

    TCL華星近日宣布了一項重大突破,其印刷OLED技術已實現量產,并同步發布了全新的技術品牌——APEX。APEX品牌的推出,標志著TCL華星在顯示
    的頭像 發表于 11-19 17:32 ?645次閱讀

    常用時序約束使用說明-v1

    為了防止約束失敗,我們在Tcl輸入框驗證,沒有告警或者錯誤說明約束的寫法是正確的set_max_delay 5.00 -from [get_cells key2_detect_ins
    的頭像 發表于 11-01 11:06 ?258次閱讀

    微處理器的指令集和指令系統有什么不同

    微處理器的指令集和指令系統是兩個緊密相關但又有所區別的概念,它們在微處理器的設計和運行扮演著不同的角色。以下是對這兩個概念的詳細解析,旨在深入探討它們之間的不同點。
    的頭像 發表于 10-05 14:57 ?491次閱讀

    電路的兩類約束指的是哪兩類

    電路的兩類約束通常指的是電氣約束和物理約束。這兩類約束在電路設計和分析起著至關重要的作用。 一、電氣
    的頭像 發表于 08-25 09:34 ?1090次閱讀

    深度解析FPGA的時序約束

    建立時間和保持時間是FPGA時序約束兩個最基本的概念,同樣在芯片電路時序分析也存在。
    的頭像 發表于 08-06 11:40 ?835次閱讀
    深度解析<b class='flag-5'>FPGA</b><b class='flag-5'>中</b>的時序<b class='flag-5'>約束</b>

    FPGA技術的主要應用

    和靈活性,FPGA在多個領域得到了廣泛應用。本文將深入探討FPGA技術的主要應用,涵蓋通信與網絡、數字信號處理、汽車與航天、工業自動化、高性能計算、智能物聯網等多個方面。
    的頭像 發表于 07-17 16:38 ?3161次閱讀

    PLCSFTL指令的用法

    在工業自動化控制系統,PLC(Programmable Logic Controller,可編程邏輯控制器)扮演著至關重要的角色。PLC通過執行各種指令來控制設備的運行,其中SFTL(Shift
    的頭像 發表于 06-15 17:48 ?3696次閱讀

    Xilinx FPGA編程技巧之常用時序約束詳解

    今天給大俠帶來Xilinx FPGA編程技巧之常用時序約束詳解,話不多說,上貨。 基本的約束方法 為了保證成功的設計,所有路徑的時序要求必須能夠讓執行工具獲取。最普遍的三種路徑以及異常路徑為
    發表于 05-06 15:51

    時序約束實操

    添加約束的目的是為了告訴FPGA你的設計指標及運行情況。在上面的生成約束之后,在Result àxx.sdc中提供約束參考(請注意該文件不能直接添加到工程
    的頭像 發表于 04-28 18:36 ?2440次閱讀
    時序<b class='flag-5'>約束</b>實操

    Xilinx FPGA約束設置基礎

    LOC約束FPGA設計中最基本的布局約束和綜合約束,能夠定義基本設計單元在FPGA芯片中的位置,可實現絕對定位、范圍定位以及區域定位。
    發表于 04-26 17:05 ?1371次閱讀
    Xilinx <b class='flag-5'>FPGA</b>的<b class='flag-5'>約束</b>設置基礎

    Xilinx FPGA編程技巧之常用時序約束詳解

    今天給大俠帶來Xilinx FPGA編程技巧之常用時序約束詳解,話不多說,上貨。 基本的約束方法為了保證成功的設計,所有路徑的時序要求必須能夠讓執行工具獲取。最普遍的三種路徑以及異常路徑為
    發表于 04-12 17:39

    CYUSB3014如何向FPGA下發自定義指令

    的設計沒有與FPGA連接。 所以,我應該使用什么方式通過CYUSB3014,從PC向FPGA發送自定義指令,有沒有可以參考的例子?
    發表于 02-27 07:26
    主站蜘蛛池模板: 中文字幕亚洲一区婷婷 | xxxxxx日本人免费 | 永久在线观看视频 | 国产亚洲一区二区三区在线 | 宅男午夜 | 色多多视频在线观看免费大全 | 午夜视频网站在线观看 | 又长又大又粗又硬3p免费视频 | 亚洲第一免费网站 | 国产视频黄 | 亚洲一区免费在线观看 | 性欧美xxxx乳高跟 | 高清性色生活片欧美在线 | www深夜视频在线观看高清 | 亚洲怡红院在线观看 | 成人午夜大片免费7777 | 国产一线在线观看 | 国产亚洲欧美成人久久片 | 午夜视频在线免费看 | 99久久婷婷国产综合精品电影 | 国产―笫一页―浮力影院xyz | 特级aaaaaaaaa毛片免费视频 | 亚洲美女视频一区二区三区 | 亚洲一级毛片免观看 | 亚洲国产tv| 亚洲欧美色一区二区三区 | 操人网站| 日日干夜夜操s8 | аⅴ天堂 在线 | 手机看片国产免费久久网 | freexxxx性欧美| 555成人免费影院 | 在线观看视频网站 | 成视频年人黄网站免费视频 | 天天都色 | 久久草在线视频播放 | 日本免费人成黄页网观看视频 | 日产乱码免费一卡二卡在线 | 狠狠干福利视频 | 色视频网站大全免费 | 亚洲综合校园春色 |