SoC的全稱叫做：System-on-a-ChIP，中文意思是“把系統做在一個芯片上”，你可以想像成PC時代的電腦核心CPU，在智能終端時代，手機的核心就是這個SoC。

它包含了計算機上的大部分部件。顧名思義，這是一個在硅芯片上制造的整個系統。SoC的美妙之處在于它將所有組件集成在一個襯底上。在半導體中，襯底是用來制造集成電路的硅薄膜。與傳統主板相比，SoC將可更換部件集成到單個芯片上，從而減小了尺寸并提高了效率。與集成電路一起，SoC還包括用于集成的軟件和互連結構。軟硬件集成方法使SoC體積更小，允許更少的功耗，并且比標準的多芯片系統更可靠。

是什么構成了SoC

SoC可以分為以下類型：

1.圍繞微控制器構建

2.圍繞微處理器構建

3.針對特定應用構建

4.可編程SoC （PSoC）。

一個SoC的組成包括：一個處理器，主、次存儲器和輸入/輸出端口。其他重要部件包括GPU、WiFi模塊、數字信號處理器（DSP）和各種外設，如USB、以太網、串行外設接口（SPI）、ADC、DAC，甚至FPGA。通常，它有多個核。根據各種決定因素和偏好，核心可以是微控制器、微處理器、DSP，甚至是ASIP（應用程序特定指令集處理器）。ASIP有基于特定應用的指令集。

通常，SoC使用ARM體系結構，它屬于RISC，需要較少的數字設計，從而使其與嵌入式系統兼容。ARM架構比8051這樣的處理器更節能，因為與使用CISC架構的處理器相比，使用RISC架構的處理器需要更少的晶體管。這也降低了散熱和成本。

下圖顯示了一個SoC框圖的示例。

處理器

SoC的核心是處理器。它通常有多個處理器核心。多核允許不同的進程同時運行，這提高了系統的速度，因為它使計算機可以同時執行多個操作。基本上，操作系統將多個內核視為多個cpu，從而提高了性能。當多個核心被安裝到同一個芯片上時，由于核心之間更快的通信，所以延遲就會更少。多核系統只有一個多核CPU插槽。

由于超線程，對于操作系統，單核作為兩個邏輯單元出現。超線程允許在兩個cpu之間共享物理資源。

數字信號處理器（DSP）

DSP是一種針對數字信號處理的操作進行優化的芯片。包括傳感器、執行器、數據處理和數據分析的操作，它可用于圖像解碼。DSP的使用節省了其他處理任務的CPU周期，從而提高了性能。專用DSP更節能，這使得它們適合在SoC中使用。用于DSP核心的指令集是SIMD（單指令多數據）和VLIW（超長指令字）。這種體系結構的使用允許并行處理指令和超標量執行。DSP用于執行快速傅里葉變換、卷積、乘法累加等操作。

SoC上的內存

SoC有基于應用程序的內存。這些存儲器是用于計算的半導體存儲器塊。半導體存儲器通常是指在單個硅片上制造的金屬氧化物半導體存儲器單元。內存類型包括：

易失性存儲器：斷電后會丟失數據的存儲器。換句話說，它們需要恒定的電源來保存信息。易失性存儲器更快、更便宜，這也是被大眾所接受的原因。

RAM是一種易失性存儲器。最常用的RAM是SRAM和DRAM。SRAM由1、3或6個晶體管組成的存儲單元組成。相反，DRAM只有一個MOSFET和一個根據FET狀態進行充放電的電容。然而，DRAM容易受到電容泄漏電流的影響。DRAM的一個顯著優點是它比SRAM便宜。如果一個SoC有一個緩存層次結構，SRAM被用于緩存，DRAM被用于主存儲器。這是因為與主存相比，高速緩存需要更快的內存類型。

也有專為非易失性函數設計的RAM類型。例如FRAM，MRAM，它以磁性狀態存儲數據，PRAM（參數隨機存取存儲器），它在Macintosh計算機中用于存儲系統設置，包括顯示和時區設置。除此之外，還有RRAM（電阻隨機存取存儲器），它有一個叫做記憶電阻的組件。記憶電阻是一種電阻，其電壓隨所施加的電壓而變化。

非易失性記憶：即使在沒有電源的情況下也能保留信息的記憶。ROM（只讀存儲器）是一種非易失性存儲器。ROM的類型包括EPROM（可擦可編程只讀存儲器），它是一組浮動柵晶體管。紫外線可擦可編程只讀存儲器（紫外線可擦可編程只讀存儲器），用紫外光擦除并重新編程數據，EEPROM（電可擦可編程只讀存儲器）和閃存。

選擇的內存類型取決于設計規范和應用程序。

片上通信

傳統上，總線體系結構用于SoC的執行單元之間的通信。然而，近年來，片上網絡互聯技術已經成為一種取代總線架構的趨勢。

總線通信的一個流行的例子是ARM的AMBA（高級微控制器總線體系結構）總線協議。總線體系結構用于驅動組件之間的數據。片上總線體系結構可分為共享總線、層次總線和環形拓撲結構。不同的公司根據芯片的設計和應用設計了不同的架構。例如Altera AVALON， IBM CORECONNECT， silicon ore Corporation的WISHBONE。

片上網絡采用系統級網絡技術進行片上流量管理。NOC是一種同構、可擴展的交換結構網絡，用于傳輸多用途數據包。這個體系結構本質上是通過用戶定義的技術分層。通信在三層通信方案上進行，即事務、傳輸和物理。

NOC互連結構的目標是減少芯片上的線路路由擁塞，提供更好的時間閉合，對SoC設計進行各種IPs的標準化改變。NOC體系結構已被證明更節能，并能滿足吞吐量要求。

外部接口

SoC接口會按預定的程序進行延遲。外部接口通常基于WiFi、USB、以太網、I2C、SPI、HDMI等通信協議。如果需要，可以添加模擬接口與傳感器和執行器接口。

其他組件

對于一個功能完整的SoC來說，其他必要的組件包括時鐘、定時器、振蕩器、鎖相環系統、穩壓器和電源管理單元等定時源。

SoC設計流程

SoC設計流程以架構協同設計為目標，即同時設計硬件和軟件。設計流程必須考慮優化目標和各種約束條件。下圖是一個從規范到制造的SoC設計流程示例，不同的團隊執行制造SoC所涉及的每個步驟。

如今我們正在使用MOS技術制作SoC。最小的MOS技術是TSMC和三星共同開發的3nm技術。然而，今天的大多數器件都使用10nm技術。制作過程包括設計的網表生成，然后是物理設計流程。在整個過程中，需要特別注意靜態時序分析（STA），即數字電路中的時序計算。STA還用于驗證計時性能和檢查任何計時違反。當數字電路中的觸發器處于未知狀態（既不是1也不是0）時，時序違反會導致亞穩態。

在制作步驟1中，分析設計規范，并生成執行規范所需的IP列表。這些IP通常外包給第三方IP供應商。這些IP可以是軟核、硬核，這取決于更改參數的靈活性水平。IP也可以由同一家公司制作。

在步驟2中，集成IP，生成整個設計的RTL描述。RTL代表寄存器傳輸級別，它包括各種硬件描述語言的使用，如Verilog、System Verilog和VHDL。RTL是硬件寄存器之間的同步數字電路的型號。

在步驟3中，一個門級網表由SoC積分器生成。網關級的網表（netlist）包含有關標準單元的邏輯連接性的數據：組合單元格、順序單元格和網絡。網絡是由兩個或多個相互連接的組件組成的一組。用于測試的設計（DFT）工具用于提高可測試性。

在步驟4中，根據物理設計流程將網關級網表轉換為布局。在這個階段也可以導入IP核。物理設計包括將設計的電路表現形式轉換成幾何形狀，從而在制造后使元件發揮作用。

在步驟5中，假設靜態時序分析和功率分析已經完成，最終的布局將被開發并送往制造。

第6步，在組裝過程中檢查制作好的芯片。在此步驟之前，要徹底檢查芯片的邏輯正確性。這種檢查被稱為功能驗證，它占整個過程的很大一部分。為了執行驗證，像SystemC、System Verilog這樣的語言越來越受歡迎，他們應對復雜性有自己的妙招。

重要的是，在制造后對芯片進行任何更改都是非常困難和昂貴的。因此，設計的仿真（原型）是在制造之前進行的。這通常使用FPGA來完成，因為它是可重新編程的，并且允許調試。

SoC的優缺點

SoC的主要目標是最小化外部組件。因此，較之單板機有以下優點：

1.大小：SoC的大小相當于一枚硬幣。由于MOS技術的不斷演進，SoC可以做得非常小，同時能夠執行復雜的任務。尺寸不影響芯片的特性。

2.低功耗：SoC針對手機等低功耗設備進行了優化。低功耗讓手機的電池容量更高。

3.靈活性：SoC很容易重新編程，這使得它們很靈活。它們允許IP的重用。

4.可靠性：SoC提供了更高的電路安全性，降低了設計復雜性。

5.成本效益：主要由于較少的物理組件和設計重用

6.更快的電路操作

但它也有一些缺點：

1.耗時：從設計到制造的整個過程可能需要6個月到1年。因此，市場需求的時間是非常高的。

2.設計驗證要求非常高，消耗了總時間的70%。由于SoC設計的日益復雜，設計驗證越來越繁瑣。此外，IP的可用性和兼容性起著非常重要的作用，可以增加上市時間。

3.制造成本呈指數增長。

4.對于小批量產品，SoC可能不是最佳選擇。

應用程序

今天，SoC最常見的應用是移動應用，包括智能手機、智能手表和平板電腦。其他應用包括信號語音處理，PC接口，數據通信。由于集成了LTE和無線網絡等通信模塊，SoC也被應用到個人電腦上。

目前市場上最受歡迎的當屬由高通生產的SoC，用于智能手機、智能手表和即將到來的5G網絡兼容。其他制造商包括英特爾科技、三星、蘋果、華為海思等。

編輯：hfy