重要信息

據(jù)中國臺(tái)灣地區(qū)經(jīng)濟(jì)日?qǐng)?bào)報(bào)道，臺(tái)積電2nm工藝取得重大突破，研發(fā)進(jìn)度超前，業(yè)界看好其2023年下半年風(fēng)險(xiǎn)試產(chǎn)2nm良率可以達(dá)到90%。

有別于3nm與5nm采用鰭式場(chǎng)效晶體管（FinFET）架構(gòu)，臺(tái)積電2nm改采全新的多橋通道場(chǎng)效晶體管（MBCFET）架構(gòu)，研發(fā)進(jìn)度超前。

據(jù)悉，臺(tái)積電去年成立了2nm專案研發(fā)團(tuán)隊(duì)，尋找可行路徑進(jìn)行開發(fā)。

考量成本、設(shè)備相容、技術(shù)成熟及效能表現(xiàn)等多項(xiàng)條件，2nm采以環(huán)繞閘極（GAA）制程為基礎(chǔ)的MBCFET架構(gòu)，解決FinFET因制程微縮產(chǎn)生電流控制漏電的物理極限問題。

極紫外光（EUV）微顯影技術(shù)的提升，使臺(tái)積電研發(fā)多年的納米片（Nano Sheet）堆疊關(guān)鍵技術(shù)更為成熟，良率提升進(jìn)度較預(yù)期順利。

臺(tái)積電此前透露2nm研發(fā)生產(chǎn)將在新竹寶山，規(guī)劃P1到P4四個(gè)超大型晶圓廠，占地90多公頃。

臺(tái)積電5nm已經(jīng)量產(chǎn)，3nm預(yù)計(jì)2022年量產(chǎn)，2nm研發(fā)現(xiàn)已經(jīng)取得重大突破。

1、1nm芯片，沒問題

在近日的“2020世界半導(dǎo)體大會(huì)”上，臺(tái)積電南京公司總經(jīng)理羅鎮(zhèn)球表示，芯片制程工藝持續(xù)推進(jìn)，摩爾定律仍將適用---3nm、2nm、1nm都沒有什么太大問題。

羅鎮(zhèn)球透露，2021年可以在市面上看到3nm的產(chǎn)品，臺(tái)積電計(jì)劃在2022年實(shí)現(xiàn)3nm產(chǎn)品的大規(guī)模量產(chǎn)。

據(jù)羅鎮(zhèn)球透露，目前，臺(tái)積電7nm工藝有超過140個(gè)產(chǎn)品在生產(chǎn)，同時(shí)，臺(tái)積電還持續(xù)投入7nm+和6nm工藝。

公開資料顯示，臺(tái)積電南京公司成立于2016年，是臺(tái)積電的全資子公司，下設(shè)有一座十二英寸晶圓廠和一個(gè)設(shè)計(jì)服務(wù)中心。該公司去年?duì)I收40億元，同比增長(zhǎng)170%。

臺(tái)積電5nm、4nm、3nm、2nm芯片最新情況如下：

① 目前，臺(tái)積電5nm芯片已經(jīng)進(jìn)入量產(chǎn)階段良率推進(jìn)遠(yuǎn)遠(yuǎn)好于3年前的7nm；

② 預(yù)計(jì)4nm芯片在2021年開始正式批量生產(chǎn)；

③ 臺(tái)積電3nm芯片，性能可以再提升10-15%，功耗可以再降低25-30%。預(yù)計(jì)可以看到3nm芯片產(chǎn)品將在2022年進(jìn)入大批量生產(chǎn)；

④ 此外，在日前召開的“臺(tái)積電技術(shù)論壇”上，臺(tái)積電透露了2nm芯片的最新布局---已經(jīng)在新竹購買了土地用于建設(shè)2nm工廠和新的研發(fā)中心，投入8000多名工程師進(jìn)一步推動(dòng)2nm節(jié)點(diǎn)研發(fā)。

2、FinFET的替代者出現(xiàn)，GAA技術(shù)給摩爾定律續(xù)命

摩爾定律表明，每隔 18~24 個(gè)月，集成電路上可容納的元器件數(shù)目便會(huì)增加一倍，芯片的性能也會(huì)隨之翻一番。

然而，在摩爾定律放緩甚至失效的今天，全球幾大半導(dǎo)體公司依舊在拼命「廝殺」，希望率先拿下制造工藝布局的制高點(diǎn)。

從2012年起， FinFet已經(jīng)開始向20mm節(jié)點(diǎn)和14nm節(jié)點(diǎn)推進(jìn)。

并且，依托FinEFT技術(shù)，芯片工藝節(jié)點(diǎn)制程已經(jīng)發(fā)展到7nm，5nm甚至是3nm，也遇到了瓶頸。

而全環(huán)繞柵（GAA）是FinFET技術(shù)的演進(jìn)，溝道由納米線（nanowire）構(gòu)成，其四面都被柵極圍繞，從而再度增強(qiáng)柵極對(duì)溝道的控制能力，有效減少漏電。

與現(xiàn)在的7nm工藝相比，3nm工藝的具體指標(biāo)表現(xiàn)為：可將核心面積減少45%，功耗降低50%，性能提升35%。

臺(tái)積電2nm采用的GAA或稱為GAAFET，它和FinFETs有相同的理念，不同之處在于GAA的柵極對(duì)溝道的四面包裹，源極和漏極不再和基底接觸。

根據(jù)設(shè)計(jì)的不同，GAA也有不同的形態(tài)，目前比較主流的四個(gè)技術(shù)是納米線、板片狀結(jié)構(gòu)多路橋接鰭片、六角形截面納米線、納米環(huán)。

三星對(duì)外介紹的GAA技術(shù)是Multi-Bridge Channel FET（MBCFET），即板片狀結(jié)構(gòu)多路橋接鰭片。

臺(tái)積電同樣采用MBCFET架構(gòu)。臺(tái)積電總裁魏哲家日前于玉山科技協(xié)會(huì)晚宴專講時(shí)透露，臺(tái)積電制程每前進(jìn)一個(gè)世代，客戶的產(chǎn)品速度效能提升30%- 40%，功耗可以降低20%-30%。

GAA可以帶來性能和功耗的降低，但成本也非常高。市場(chǎng)研究機(jī)構(gòu)International Business Strategies給出的數(shù)據(jù)顯示，28nm之后芯片的成本迅速上升。28nm工藝的成本為0.629億美元，5nm將暴增至 4.76億美元。三星稱其3nm GAA的成本可能會(huì)超過5億美元。

責(zé)任編輯：lq