當(dāng)您需要一些模擬輸出并且您的系統(tǒng)中有FPGA時(shí)，您可能選擇使用PWM模塊和簡(jiǎn)單的低通濾波器，如圖1所示。FPGA的輸出通常是具有固定頻率，可變占空比的波形，由計(jì)數(shù)器和數(shù)字比較器生成（清單1）。

圖1一個(gè)簡(jiǎn)單的低通濾波器將FPGA的PWM數(shù)字輸出更改為模擬電壓電平。最大紋波出現(xiàn)在占空比為50％的情況下。

假設(shè)Enable為高電平，則計(jì)數(shù)器在每個(gè)時(shí)鐘周期遞增計(jì)數(shù)，PWM輸出的頻率為時(shí)鐘頻率除以2個(gè)計(jì)數(shù)位。您可以使用啟用將其連接到預(yù)分頻器來(lái)降低輸出頻率。由于輸出頻率是固定的，因此濾波器易于計(jì)算，因?yàn)槟雷顗那闆r的紋波發(fā)生在占空比為50％的情況下。所需的最大紋波和建立時(shí)間的組合決定了濾波器的類型和RC（電阻/電容）值。

只需對(duì)清單1中的代碼進(jìn)行少量更改，就可以改善PWM電路的性能。在原始系統(tǒng)中，最大紋波電流出現(xiàn)在占空比為50％的情況下，最小紋波電流出現(xiàn)在最小占空比的情況下，改進(jìn)后的版本顯示出的最大紋波等于標(biāo)準(zhǔn)版本的最小值。技巧是產(chǎn)生盡可能高的頻率，但保持平均占空比恒定。輸出上脈沖的頻率越高，濾波器的工作效果就越好。

清單1的修改包括重新布線二進(jìn)制比較器，所有位從左到右交換。MSB（最高有效位）成為L(zhǎng)SB（最低有效位），LSB成為MSB，依此類推（清單2）。您只需要進(jìn)行重新布線，不需要額外的寄存器或邏輯。

清單3顯示了4位PWM發(fā)射的脈沖序列。在清單3中，您看到占空比為50％（值= 8，第二列）時(shí)，該頻率是最大的，等于時(shí)鐘頻率除以2。在出現(xiàn)一些紋波的第一點(diǎn)（值= 1，第二列），存在與常規(guī)PWM系統(tǒng)完全相同的紋波-也就是說(shuō)，脈沖序列是相同的。

編輯：hfy