十多年來(lái)，寬帶衛(wèi)星有效載荷通信系統(tǒng)都是使用數(shù)據(jù)轉(zhuǎn)換器構(gòu)建的，這些數(shù)據(jù)轉(zhuǎn)換器使用低壓差分信號(hào)（LVDS）數(shù)據(jù)接口連接到現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）或?qū)Ｓ?a target="_blank">集成電路（ASIC）。在該時(shí)間段內(nèi)，這種組合能夠跟上不斷擴(kuò)展的采樣率和相應(yīng)的采樣帶寬，但是當(dāng)數(shù)據(jù)轉(zhuǎn)換器的采樣率達(dá)到每個(gè)轉(zhuǎn)換器每秒約1.6 G采樣（SPS）時(shí)，達(dá)到了上限。新的JESD204B芯片間數(shù)據(jù)接口標(biāo)準(zhǔn)現(xiàn)在正在獲得芯片支持，以實(shí)現(xiàn)更高的突破。

設(shè)計(jì)人員面臨的問(wèn)題是，使用LVDS連接1.6 GSPS的12位數(shù)據(jù)需要一個(gè)具有12條LVDS數(shù)據(jù)線(xiàn)的800MHz雙數(shù)據(jù)速率（DDR）接口-在很大程度上被認(rèn)為是可靠關(guān)閉LVDS時(shí)序的實(shí)際上限。與FPGA的接口。在大多數(shù)情況下，需要使用模數(shù)轉(zhuǎn)換器（ADC）和FPGA之間的兩條800-MSPS總線(xiàn)（400-MHz DDR）進(jìn)行2路解復(fù)用的數(shù)據(jù)流，以放寬時(shí)序要求。該方案的代價(jià)是通道數(shù)和板布線(xiàn)面積的兩倍。它還需要緊密匹配電路板布線(xiàn)中所有差分對(duì)的布局，這會(huì)導(dǎo)致效率低下和過(guò)大的電路板布局。節(jié)省板載空間對(duì)于空間有效載荷非常重要，因?yàn)樵谶@種空間有效載荷下每盎司的發(fā)射成本很高，而且每平方毫米的板載空間都具有很高的價(jià)值。

同時(shí)，數(shù)據(jù)轉(zhuǎn)換器的核心速度現(xiàn)在已經(jīng)超過(guò)LVDS接口速率的能力，并且商業(yè)數(shù)據(jù)轉(zhuǎn)換器行業(yè)已很大程度上轉(zhuǎn)向聯(lián)合電子設(shè)備工程委員會(huì)JESD204B串行接口標(biāo)準(zhǔn)。為了使有效載荷射頻（RF）收發(fā)器的帶寬增加到LVDS無(wú)法承受的范圍，航天工業(yè)組件制造商將需要使用這種新的標(biāo)準(zhǔn)接口。

什么是JESD204B？

JESD204B使用8位/ 10位編碼數(shù)據(jù)接口在差分通道上將數(shù)據(jù)芯片串行化。由于書(shū)面JESD204B規(guī)范的上限是12.5 Gbps的通道速率，因此可以突破寬帶通信設(shè)計(jì)人員正在尋找的信號(hào)帶寬的下一個(gè)水平，而這超出了LVDS。設(shè)計(jì)人員可以使用該通道速率將許多轉(zhuǎn)換器聚合到一個(gè)通道中，也可以采用多通道配置來(lái)從一個(gè)數(shù)據(jù)轉(zhuǎn)換器向FPGA傳輸數(shù)據(jù)或從FPGA傳輸大量數(shù)據(jù)。

由于JESD204B在鏈路對(duì)之間不需要匹配的走線(xiàn)長(zhǎng)度，因此設(shè)計(jì)人員可以?xún)?yōu)化電路板布線(xiàn)以節(jié)省電路板空間，并避免LVDS通常需要的額外布線(xiàn)，以使最短的直線(xiàn)走線(xiàn)與最長(zhǎng)的路徑匹配。JESD204B規(guī)范具有內(nèi)置的彈性緩沖，以適應(yīng)走線(xiàn)長(zhǎng)度的變化。對(duì)于需要同步接收器的系統(tǒng)，JESD204B允許使用一種簡(jiǎn)單的方法來(lái)使用分布式低頻SYSREF信號(hào)來(lái)實(shí)現(xiàn)多設(shè)備同步。

完善JESD204B生態(tài)系統(tǒng)

現(xiàn)在，主要的數(shù)據(jù)轉(zhuǎn)換器供應(yīng)商提供了許多使用JESD204B標(biāo)準(zhǔn)的目錄（非空間級(jí)）產(chǎn)品，并且目錄FPGA供應(yīng)商已經(jīng)產(chǎn)生了JESD204B知識(shí)產(chǎn)權(quán)，以保持（并在大多數(shù)情況下超過(guò)）當(dāng)前數(shù)據(jù)的速度能力。轉(zhuǎn)換器。不幸的是，空間級(jí)FPGA的SerDes輸入/輸出（I / O）速度受到限制，由于整個(gè)系統(tǒng)帶寬無(wú)法改善所提供的LVDS，因此減慢了空間應(yīng)用中從LVDS到JESD204B的過(guò)渡。Microchip RTG4和Xilinx Virtex-5QV系列空間級(jí)FPGA都具有SerDes最高的加速能力，到現(xiàn)在為止還不到5 Gbps。

如果業(yè)界試圖在空間級(jí)組件中使用LVDS來(lái)超越1.6 GSPS，那么它將需要在數(shù)據(jù)轉(zhuǎn)換器與FPGA之間使用100多對(duì)匹配長(zhǎng)度的差分連接。但是現(xiàn)在，有了JESD204B，諸如德州儀器（TI）ADC12DJ3200QML-SP之類(lèi)的設(shè)備的數(shù)據(jù)量ADC僅使用8個(gè)差分連接就可以推入已達(dá)到6.4 GSPS的狀態(tài)。該器件通過(guò)運(yùn)行八個(gè)JESD204B SerDes通道，每個(gè)通道以12.8 Gbps的速度實(shí)現(xiàn)6.4 GSPS的12位數(shù)據(jù)輸出。現(xiàn)在可以想象，通過(guò)擴(kuò)展到更多的差分連接，加速鏈接或兩者兼而有之，可以繼續(xù)提高空間應(yīng)用程序的數(shù)據(jù)轉(zhuǎn)換器采樣率。這將使通過(guò)RF鏈路往返于衛(wèi)星的信號(hào)帶寬和數(shù)據(jù)速率大大增加。

圖1顯示了標(biāo)準(zhǔn)下SerDes處理的示例。模擬通道代表設(shè)備之間板卡的高速數(shù)字?jǐn)?shù)據(jù)信號(hào)。之所以在此處將其稱(chēng)為模擬通道，是因?yàn)樵诎逶O(shè)計(jì)中以及用于阻抗匹配時(shí)，將12.8 Gbps SerDes鏈路視為模擬或RF信號(hào)。如果沒(méi)有給予此鏈接注意，則接收端的眼圖將不會(huì)張開(kāi)并對(duì)齊以進(jìn)行正確捕獲。JESD204B發(fā)送器是串行化后ADC的輸出數(shù)據(jù)，而JESD204B接收器是需要反序列化的FPGA輸入（在圖1中標(biāo)記為“邏輯設(shè)備”）。

圖1此簡(jiǎn)化的JESD204B接口圖顯示了從ADC到FPGA的數(shù)字鏈路作為模擬通道，以反映需要將電路板視為信號(hào)的電路板布局的需求。

但是，將空間應(yīng)用中的數(shù)據(jù)通信轉(zhuǎn)移到JESD204B不僅需要空間級(jí)數(shù)據(jù)轉(zhuǎn)換器，還需要空間級(jí)FPGA，它們可以與它們一起工作以提供更高級(jí)別的信號(hào)帶寬。這些設(shè)備必須繼續(xù)提供太空任務(wù)所需的閉鎖和總電離劑量（TID）功能。

幸運(yùn)的是，此類(lèi)設(shè)備將很快面市。為了支持完整的JESD204B生態(tài)系統(tǒng)，多家FPGA供應(yīng)商宣布將發(fā)布具有更高SerDes速度并支持JESD204B的太空級(jí)FPGA。例如，賽靈思（Xilinx）宣布，它將把32種SerDes收發(fā)器支持12.5 Gbps的通道速率，將Kintex UltraScale類(lèi)的FPGA版本過(guò)渡到XQRKU060中的空間級(jí)。圖2是連接到Alpha數(shù)據(jù)板的ADC12DJ3200QML-SP板的圖片，該板包含用于12.5 Gbps JESD204B互操作性測(cè)試的Xilinx XQRKU060。

圖2連接到Alpha數(shù)據(jù)空間開(kāi)發(fā)套件（綠色）的ADC12DJ3200EVMCVAL（紅色）表明，設(shè)計(jì)人員可以使用JESD204B的空間級(jí)組件。

其他廠(chǎng)商也在效仿。NanoXplore宣布將提供一種太空級(jí)FPGA，其N(xiāo)G-LARGE中具有6.25 Gbps SerDes，而NG-ULTRA中具有12.5Gbps SerDes。Microchip宣布將在其太空級(jí)RT PolarFire FPGA的變體中支持24個(gè)10 Gbps的SerDes收發(fā)器。

如果沒(méi)有合適的時(shí)鐘解決方案將所有組件同步連接在一起，F(xiàn)PGA-ADC系統(tǒng)將無(wú)法工作。現(xiàn)在，諸如太空級(jí)時(shí)鐘芯片德州儀器（TI）LMX2615-SP之類(lèi)的設(shè)備可以提供高達(dá)15 GHz時(shí)鐘頻率的此功能。

JESD204B輻射特性

有效載荷設(shè)計(jì)人員在遇到重離子時(shí)需要了解使用JESD204B的設(shè)備的特性。盡管概率很小，但是串行鏈接可能會(huì)因軌道上的重離子撞擊而中斷。德州儀器（TI）在2019年核與空間輻射效應(yīng)會(huì)議上發(fā)布了JESD204B接口的首個(gè)單事件效應(yīng)表征。ADC12DJ3200QML-SP的結(jié)果摘要是：

串行鏈接始終會(huì)在重離子撞擊后自動(dòng)自我恢復(fù)。

串行鏈路的平均恢復(fù)時(shí)間為1.3 μs，最壞情況下的測(cè)量值為11 μs。

但是請(qǐng)記住，這些只是一個(gè)示例設(shè)備的結(jié)果。每個(gè)集成電路將具有不同的結(jié)果，因此將需要對(duì)光束進(jìn)行仔細(xì)的表征，以便根據(jù)組件選擇，屏蔽環(huán)境和工作軌道來(lái)確定總體誤碼率。如果重離子干擾鏈路，則必須采用具有JESD204B兼容規(guī)范的接收器并進(jìn)行適當(dāng)?shù)腻e(cuò)誤處理，以實(shí)現(xiàn)快速恢復(fù)。

現(xiàn)在已經(jīng)有了支持空間級(jí)組件中的JESD204B接口的數(shù)據(jù)轉(zhuǎn)換器，F(xiàn)PGA和時(shí)鐘設(shè)備，現(xiàn)在已經(jīng)建立了一個(gè)生態(tài)系統(tǒng)，可以在空間中應(yīng)用該標(biāo)準(zhǔn)。設(shè)計(jì)人員現(xiàn)在可以開(kāi)始處理寬帶衛(wèi)星通信和雷達(dá)有效載荷中的下一代系統(tǒng)帶寬。

菲利普·普拉特（Philip Pratt）是達(dá)拉斯德州儀器（TI）面向全球航空航天和國(guó)防應(yīng)用客戶(hù)的高速數(shù)據(jù)轉(zhuǎn)換器團(tuán)隊(duì)的營(yíng)銷(xiāo)主管。

編輯：hfy