高速串行協(xié)議系列之CEI-28G-VSR的通道損耗定義
CEI-28G-VSR是OIF協(xié)議組織下面的通用電氣輸入輸出標準，在前面的高速先生帶你看協(xié)議之10Gbps標準組織里有介紹過關于OIF組織，大家可以再了解下。
目前的25G、28G光模塊主要應用的就是CEI-28G-VSR協(xié)議，所以這個協(xié)議應用還是比較廣的，如下是這個協(xié)議的一個簡單特性。
我們可以看到的比較明顯的是它不是一個特定的速率，而是從19.6Gsym/s到28.1Gsym/s的一個范圍，注意到這個單位不是Gbps而是Gsym/s，這個是波特率的單位，其實波特率也可以理解為速率，只是表達方式不一樣罷了，一般我們習慣把速率的單位用bps表示，而波特率喜歡用sym/s來表示，就是一個單位的區(qū)別而已。其次從上面還可以看到一個有用的信息是他可以支持最短4inch的主控板另加一個2inch的模塊板走線，這個線長只是參考，更靠譜的當然還是要看它的通道損耗定義。如下為主控板及模塊板的測試點定義，另外還包含了夾具板的定義。
各測試點的要求如下所示。
上面幾個表最主要的特性就是對TP1（1a）和TP4（4a）進行了定義，當然共同點都提到了公式13-19，如下：
對應的回損曲線如下圖所示。
看來看去好像都只有回損及模態(tài)轉換的指標，這些都不是重點，最關鍵的指標在下面。
可以看出整個通道的插損建議在10dB內(nèi)，如下為插損模板公式及曲線。
這個只是整個通道的一個建議插損值，通道只要符合這個損耗，從長度來考慮應該問題就不大了，但同時還是需要滿足回損及模態(tài)轉換要求的。
編輯：hfy
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
通道
+關注
關注
0文章
60瀏覽量
20547 -
串行協(xié)議
+關注
關注
0文章
10瀏覽量
7050
發(fā)布評論請先 登錄
相關推薦
富士通半導體展示基于多級調(diào)制和高級ADC/DAC技術的 超高速短距離數(shù)據(jù)傳輸
富士通半導體歐洲(FSEU)已經(jīng)證明可以通過CEI-28G-VSR接口進行單信道大于100Gbps的數(shù)據(jù)傳輸，從而將光互聯(lián)論壇(OIF)定義的芯片間電接口數(shù)據(jù)傳輸速率提高到4倍
發(fā)表于 10-22 16:10
?1212次閱讀
PCB仿真相同損耗下，28G NRZ的產(chǎn)品不能直接升級到56G PAM4？
PAM4的眼圖表現(xiàn)的對比情況。傳輸線的損耗我們從1dB到6dB，每隔1dB進行遞增來驗證，如下所示：
首先我們來驗證下28G NRZ在不同通道損耗下的眼圖表現(xiàn)，下面的在
發(fā)表于 03-11 11:32
4個高速串行通道的AHCC2001PCI/CPCI
都可以通過軟件編程獨立支持各種通訊協(xié)議。可替代同類的同步卡及同步通信卡。 ? 4 個高速串行通道 ? 最大同步速率 10Mbit/ 秒，最大異步速率 2Mbit/ 秒 ? 支持異步、M
發(fā)表于 04-25 09:40
CEI-25G-LR高速串行協(xié)議的基本特點
作者：周偉CEI-25G-LR是OIF協(xié)議組織下面的通用電氣輸入輸出標準，LR是long reach的簡稱，可以作為CEI下面的長距離板上傳輸，所以目前用在背板上，某些點和802.3bj的100
發(fā)表于 07-17 06:38
CEI-28G-VSR協(xié)議是什么？
CEI-28G-VSR是OIF協(xié)議組織下面的通用電氣輸入輸出標準，在前面的高速先生帶你看協(xié)議之10Gbps標準組織里有介紹過關于OIF組織，
發(fā)表于 08-12 08:05
基于RocketIO的高速串行協(xié)議設計與實現(xiàn)
采用Xilinx 公司Virtex- II Pro 系列FPGA 內(nèi)嵌得SERDES 模塊———RocketIO 作為高速串行協(xié)議的物理層, 利用其8B/10B的編解碼和串化、解串功能
發(fā)表于 09-22 08:44
?28次下載
Avago推出符合VSR標準的28G ASIC串行器/解串器
Avago Technologies今日宣布其28Gbps串行器/解串器(SerDes)核心產(chǎn)品符合通用電氣接口(CEI)標準，可用于28G VSR
發(fā)表于 12-01 09:06
?1516次閱讀
泰克公司擴充100G電測試產(chǎn)品系列
和輸出調(diào)整和一種新型號的40Gbps誤差檢測器；以及使DSA8300采樣示波器實現(xiàn)CEI-28G-VSR一致性測試自動化的選項CEI-VSR。
發(fā)表于 09-24 09:50
?1223次閱讀
賽靈思全可編程器件參與的演示精華
采用串行IO分析器IBERT設計的賽靈思 FPGA驅動CEI-28G-VSR到插入Finisar公司CFP4 ER4f模塊的一個主機卡。 一個JDSU CFP4100GBASE-LR4模塊則位于該鏈路的遠端。
發(fā)表于 02-08 09:56
?977次閱讀
高速串行協(xié)議系列之SFP+信號解析
SFF8431在前面的高速先生帶你看協(xié)議之10Gbps標準組織里有介紹過，大家可以再了解下： 高速先生帶你看協(xié)議
高速串行協(xié)議系列之CEI-25G-LR應用框架及特點
CEI-25G-LR是OIF協(xié)議組織下面的通用電氣輸入輸出標準，LR是long reach的簡稱，可以作為CEI下面的長距離板上傳輸，所以目前用在背板上，某些點和802.3bj
高速串行協(xié)議系列之100GBASE-KR4對通道的定義
100GBASE-KR4確實對通道定義得比較清晰，包含了除發(fā)送和接收芯片以外的一切就是通道，如下圖所示。 這個協(xié)議里面的通道要求就沒有那么復
高速串行協(xié)議之CEI-25G-LR
首先，該協(xié)議對通道定義的比較清楚，除了芯片外的都是通道。通道可以允許的PCB長度大致為27inch且還可以包含2個連接器。
工商網(wǎng)監(jiān)
評論