在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在Vitis中封裝加速平臺?

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2020-12-26 10:20 ? 次閱讀

這是《創(chuàng)建 Vitis 加速平臺》系列的第 3 篇博文。在前文中,我們講解了如何創(chuàng)建硬件和軟件工程。在本文中,我們將講解如何在 Vitis 中將所有這些工程封裝在一起。

在 Vitis 中加速軟件功能(創(chuàng)建內(nèi)核)即表示創(chuàng)建硬件 IP 核,并使用由此產(chǎn)生的基礎(chǔ)架構(gòu)將此功能連接到現(xiàn)有平臺。

為此,Vitis 需要重構(gòu)平臺。Vitis 使用 XSA 來重構(gòu) Vivado 工程。隨后,它將追加經(jīng)過更新的硬件,并重新創(chuàng)建 Vivado 工程。

其它所有一切都保持不變,當(dāng)然比特流和生成的內(nèi)核應(yīng)用除外。因此,啟動鏡像不能保持不變。而是由我們提供 BIF 文件,并在其中包含鏡像占位符用于在 Vitis 中創(chuàng)建這些鏡像。

此外,為了能夠執(zhí)行內(nèi)核,我們需要為目標(biāo)硬件執(zhí)行交叉編譯。此處使用的是 PetaLinux 中創(chuàng)建的 sysroot。

準(zhǔn)備鏡像

為了便于使用,我在此對平臺文件進(jìn)行了組織,但這并非必要步驟。重要的是,請牢記創(chuàng)建 BIF 文件時的啟動鏡像位置,因?yàn)槲覀兪褂玫氖钦嘉环?/p>

mkdir -p sw_comp/src/a53/xrt/image mkdir sw_comp/src/boot

將 image.ub、boot.scr 和 rootfs.cpio.gz 從 PetaLinux image/linux 文件夾復(fù)制到 sw_comp/src/a53/xrt/image

將 bl31.elf、uboot.elf、zynqmp_fsbl(已重命名為 fsbl.elf)和 pmufw.elf 從 PetaLinux image/linux 文件夾復(fù)制到 sw_comp/src/boot

創(chuàng)建 BIF

BIF 文件在 bootgen 中用于創(chuàng)建 SD 啟動鏡像。

其中包括 BOOT.BIN 文件中所有分區(qū)的位置。以下提供了一個模板。

此處請務(wù)必注意,我們只提供占位符文件名,而不提供實(shí)際文件名。工具將添加指向這些文件的路徑。因此,我建議將所有這些文件保存在相同啟動文件夾內(nèi)。zcu104_base 將用作為平臺名稱。

the_ROM_image: { [fsbl_config] a53_x64 [bootloader] [pmufw_image] [destination_device=pl] [destination_cpu=a53-0, exception_level=el-3, trustzone] [destination_cpu=a53-0, exception_level=el-2] }

將 linux.bif 復(fù)制到 sw_comp/src/boot

創(chuàng)建 init.sh 腳本

啟動時將運(yùn)行此腳本以進(jìn)行 XRT 設(shè)置,并將平臺名稱傳遞到 ZOCL。

將 init.sh 復(fù)制到 sw_comp/src/a53/xrt/image

cp ./platform_desc.txt /etc/xocl.txt export XILINX_XRT=/usr

將 init.sh 復(fù)制到

sw_comp/src/a53/xrt/image

創(chuàng)建 platform_desc.txt

這樣即可將平臺名稱傳遞到 XRT。此處名稱應(yīng)與 Vivado 中提供的平臺名稱匹配:

zcu104_base

將 platform_desc.txt 復(fù)制到

sw_comp/src/a53/xrt/image

創(chuàng)建 QEMU 文件

Vitis IDE 支持軟件仿真和硬件仿真。QEMU 即可用于執(zhí)行此操作。但我們需要傳遞 QEMU 機(jī)器詳細(xì)信息

針對 PMU,需使用 pmu_args.txt 執(zhí)行此操作

-M microblaze-fdt -device loader,file= -machine-path . -display none

將 pmu_args.txt 復(fù)制到 sw_comp/src/boot

此外還需要通過 qemu_args.txt 傳遞 PSU 機(jī)器詳細(xì)信息:

-M arm-generic-fdt -serial mon:stdio -global xlnx,zynqmp-boot.cpu-num=0 -global xlnx,zynqmp-boot.use-pmufw=true -net nic -net nic -net nic -net nic -net user -m 4G -device loader,file=,cpu-num=0 -device loader,file= -boot mode=5

將 qemu_args.txt 復(fù)制到

sw_comp/src/boot

在 Vitis 中封裝平臺

啟動 Vitis 并選擇“創(chuàng)建平臺工程 (Create Platform Project)”:

fab24f46-46d4-11eb-8b86-12bb97331649.png

使用 BIF 中所提供的名稱:

faec928c-46d4-11eb-8b86-12bb97331649.png

選擇“根據(jù)硬件規(guī)范 (XSA) 創(chuàng)建 (Create from hardware specification (XSA))”:

fb260ec2-46d4-11eb-8b86-12bb97331649.png

針對操作系統(tǒng)選擇 Linux,然后取消勾選“生成啟動組件 (generate boot components)”,因?yàn)樵?PetaLinux 中已創(chuàng)建這些組件:

fb8db3d8-46d4-11eb-8b86-12bb97331649.png

注:此處警告信息僅用于聲明需添加 sysroot。

填入上一篇博文中創(chuàng)建的軟件鏡像:

fd45b57c-46d4-11eb-8b86-12bb97331649.png

然后執(zhí)行構(gòu)建:

完成此操作后,平臺將置于 exportzcu104_base.... 至此大功告成。

原文標(biāo)題:創(chuàng)建 Vitis 加速平臺第 3 部分:在 Vitis 中封裝加速平臺

文章出處:【微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 封裝
    +關(guān)注

    關(guān)注

    127

    文章

    7997

    瀏覽量

    143413
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    147

    瀏覽量

    7499

原文標(biāo)題:創(chuàng)建 Vitis 加速平臺第 3 部分:在 Vitis 中封裝加速平臺

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    使用AMD Vitis進(jìn)行嵌入式設(shè)計開發(fā)用戶指南

    Zynq MPSoC 和 AMD Alveo 數(shù)據(jù)中心加速器卡)為目標(biāo)的異構(gòu)嵌入式應(yīng)用。 Vitis 工具包括: C++ 編譯器、庫和本征函數(shù),適用于 AI 引擎和可編程邏輯( PL ) 適用于 Arm
    的頭像 發(fā)表于 01-08 09:33 ?643次閱讀
    使用AMD <b class='flag-5'>Vitis</b>進(jìn)行嵌入式設(shè)計開發(fā)用戶指南

    全新AMD Vitis統(tǒng)一軟件平臺2024.2版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺 2024.2 版本已于近期推出。
    的頭像 發(fā)表于 12-11 15:06 ?462次閱讀

    AMD Vitis Unified Software Platform 2024.2發(fā)布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的頭像 發(fā)表于 11-27 15:47 ?334次閱讀

    U50的AMD Vivado Design Tool flow設(shè)置

    AMD Alveo 加速卡使用有兩種流程,AMD Vitis Software Platform flow 和 AMD Vivado Design Tool flow。比較常見的是 Vitis
    的頭像 發(fā)表于 11-13 10:14 ?278次閱讀
    U50的AMD Vivado Design Tool flow設(shè)置

    GPU加速計算平臺是什么

    GPU加速計算平臺,簡而言之,是利用圖形處理器(GPU)的強(qiáng)大并行計算能力來加速科學(xué)計算、數(shù)據(jù)分析、機(jī)器學(xué)習(xí)等復(fù)雜計算任務(wù)的軟硬件結(jié)合系統(tǒng)。
    的頭像 發(fā)表于 10-25 09:23 ?294次閱讀

    臺積電加速改造群創(chuàng)臺南廠為CoWoS封裝

    據(jù)業(yè)內(nèi)人士透露,臺積電正加速將一座工廠改造成先進(jìn)的CoWoS封裝廠,以滿足英偉達(dá)對高端封裝技術(shù)的強(qiáng)勁需求。這一舉措顯示出臺積電在封裝技術(shù)領(lǐng)域的布局正在
    的頭像 發(fā)表于 10-14 16:12 ?390次閱讀

    封裝的運(yùn)放芯片,沒有使用的運(yùn)放管腳都怎么處理呢?

    如題,一個芯片中封裝了多個運(yùn)放,沒有使用的運(yùn)放管腳都怎么處理呢?
    發(fā)表于 09-18 08:11

    何在采用 SOT563 封裝的 TPS56x242-7 上實(shí)現(xiàn)更良好的熱性能

    電子發(fā)燒友網(wǎng)站提供《如何在采用 SOT563 封裝的 TPS56x242-7 上實(shí)現(xiàn)更良好的熱性能.pdf》資料免費(fèi)下載
    發(fā)表于 09-12 11:07 ?0次下載
    如<b class='flag-5'>何在</b>采用 SOT563 <b class='flag-5'>封裝</b>的 TPS56x242-7 上實(shí)現(xiàn)更良好的熱性能

    何在兩種類型的SOT663封裝之間進(jìn)行協(xié)同布局

    電子發(fā)燒友網(wǎng)站提供《如何在兩種類型的SOT663封裝之間進(jìn)行協(xié)同布局.pdf》資料免費(fèi)下載
    發(fā)表于 09-11 11:35 ?0次下載
    如<b class='flag-5'>何在</b>兩種類型的SOT663<b class='flag-5'>封裝</b>之間進(jìn)行協(xié)同布局

    何在SOT-563封裝和SOT-236封裝之間實(shí)現(xiàn)共同布局

    電子發(fā)燒友網(wǎng)站提供《如何在SOT-563封裝和SOT-236封裝之間實(shí)現(xiàn)共同布局.pdf》資料免費(fèi)下載
    發(fā)表于 09-04 10:32 ?0次下載
    如<b class='flag-5'>何在</b>SOT-563<b class='flag-5'>封裝</b>和SOT-236<b class='flag-5'>封裝</b>之間實(shí)現(xiàn)共同布局

    AMD Vitis?設(shè)計工具中的Libraries新功能介紹

    AMD Vitis? 2023.2 設(shè)計工具是 Vitis 設(shè)計工具變化較大的一個版本,設(shè)計流程和界面都發(fā)生了變化。
    的頭像 發(fā)表于 05-29 09:50 ?662次閱讀
    AMD <b class='flag-5'>Vitis</b>?設(shè)計工具中的Libraries新功能介紹

    在Windows 10上創(chuàng)建并運(yùn)行AMD Vitis?視覺庫示例

    本篇文章將演示創(chuàng)建一個使用 AMD Vitis? 視覺庫的 Vitis HLS 組件的全過程。此處使用的是 Vitis Unified IDE。如果您使用的是舊版 AMD Vitis
    的頭像 發(fā)表于 05-08 14:02 ?855次閱讀
    在Windows 10上創(chuàng)建并運(yùn)行AMD <b class='flag-5'>Vitis</b>?視覺庫示例

    如何使用Vitis自帶的LWIP模板進(jìn)行PS端千兆以太網(wǎng)TCP通信?

    開發(fā)板有兩路千兆以太網(wǎng),通過RGMII接口連接,本實(shí)驗(yàn)演示如何使用Vitis自帶的LWIP模板進(jìn)行PS端千兆以太網(wǎng)TCP通信。
    的頭像 發(fā)表于 04-28 10:44 ?3792次閱讀
    如何使用<b class='flag-5'>Vitis</b>自帶的LWIP模板進(jìn)行PS端千兆以太網(wǎng)TCP通信?

    Vitis2023.2使用之—— updata to Vitis Unified IDE

    2023.2的classic Vitis IDE工程的方法是編譯好vivado工程后重新導(dǎo)出硬件.xsa 基于導(dǎo)出的硬件重新生成平臺工程和應(yīng)用工程。 工程編譯好后單擊Vitis菜單下的Export
    發(fā)表于 03-24 17:14

    Vitis2023.2使用之—— classic Vitis IDE

    Vitis 已經(jīng)更新到2023.2了,新版本相較于舊版本更新了嵌入式平臺,新版平臺增加了Versal? AI 引擎 DSP 設(shè)計的增強(qiáng)功能,全新的獨(dú)立 Vitis 嵌入式軟件,最新
    發(fā)表于 03-24 16:15
    主站蜘蛛池模板: 亚洲欧美在线视频免费 | 天天干夜夜操美女 | 欧洲熟色妇 | 国内自拍露脸普通话对白在线 | 国产亚洲一区二区三区在线 | 色综合天天综久久久噜噜噜久久〔 | 中日毛片 | 国产一级特黄aaa大片 | 免费黄色成人 | 秋霞一级特黄真人毛片 | 666精品国产精品亚洲 | 被啪漫画羞羞漫画 | 手机在线精品视频 | 亚洲午夜视频在线观看 | 91大神在线免费观看 | 天天看天天操 | 黄色性生活毛片 | 成人狠狠色综合 | 午夜免费 | 国产91丝袜在线播放九色 | 美女扒开尿口给男人爽的视频 | 久久国产视频网站 | 亚洲国产成人久久99精品 | 免费观看国产网址你懂的 | 高清国产一区二区三区 | 天天干干天天 | 国产精品臀控福利在线观看 | 国产精品大尺度尺度视频 | 国内久久精品 | 婷婷激情狠狠综合五月 | 成年片色大黄全免费 | 欧美日韩国产一区二区三区不卡 | 日韩系列 | 五月天婷婷在线观看 | 免费一看一级毛片 | 日本不卡视频在线视频观看 | 日韩电影毛片 | 久久久久久久国产精品电影 | 黄 色 免 费 网站在线观看 | 福利片在线观看免费高清 | 2021久久天天躁狠狠躁夜夜 |