在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十一章RS232實(shí)驗(yàn)

FPGA技術(shù)專欄 ? 來源:芯驛電子科技 ? 作者:芯驛電子科技 ? 2021-01-23 11:22 ? 次閱讀

原創(chuàng)聲明:

本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處。

適用于板卡型號:

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

實(shí)驗(yàn)Vivado工程為“rs232_test”。

本章采用AN3485模塊的RS232電路實(shí)現(xiàn)UART數(shù)據(jù)傳輸。

1.模塊介紹

AN3845模塊專門為工業(yè)現(xiàn)場應(yīng)用設(shè)計(jì)的RS232/485/422通信模塊。它包含一路RS232接口,2路RS485和2路RS422通信接口。配合開發(fā)板實(shí)現(xiàn)RS232、485和422的數(shù)據(jù)遠(yuǎn)程傳輸和通信。RS232、485和422接口分別采用MAX3232、MAX3485和MAX3490芯片作為電平轉(zhuǎn)換芯片。模塊留有一個(gè)40針的排母用于連接開發(fā)板,RS232接口為一個(gè)標(biāo)準(zhǔn)的DB9串口公座,通過串口線直接連接電腦或者其他設(shè)備; RS485和RS422接口采用接線端子跟外部連接,超遠(yuǎn)距離傳輸可達(dá)上千米,另外RS485和RS422接口部分帶有正負(fù)15KV的ESD防護(hù)功能。

AN3845模塊實(shí)物照片如下:

AN3845通信模塊正面圖

1.1 模塊參數(shù)說明

以下為AN3485通信模塊的詳細(xì)參數(shù):

RS232接口

    • 一路標(biāo)準(zhǔn)的DB9公座串行接口;

    • 使用MAX3232作為RS232和 TTL電平的轉(zhuǎn)換;

    • 傳輸率高達(dá)120Kbps數(shù)據(jù)通訊速率

RS485接口

    • 兩路RS485接口,采用3線的接線端子;

    • 使用MAX3485作為RS485和TTL的電平轉(zhuǎn)換;

    • 工業(yè)級設(shè)計(jì),抗干擾能力超強(qiáng),同時(shí)采用有效的防雷設(shè)計(jì);

    • 具有120歐匹配電阻,插上跳線帽即可使能匹配電阻,長距離傳輸時(shí)建議短接。

    • 支持多機(jī)通訊,允許接在最多128個(gè)設(shè)備的總線上

    • 傳輸率高達(dá)500Kbps數(shù)據(jù)通訊速率。

RS422接口

    • 兩路RS422接口,采用5線的接線端子;

    • 使用MAX3490作為RS422和TTL的電平轉(zhuǎn)換;

    • 工業(yè)級設(shè)計(jì),抗干擾能力超強(qiáng),同時(shí)采用有效的防雷設(shè)計(jì);

    • 具有120歐匹配電阻,插上跳線帽即可使能匹配電阻,長距離傳輸時(shí)建議短接。

    • 支持多機(jī)通訊,允許接在最多128個(gè)設(shè)備的總線上

    • 傳輸率高達(dá)500Kbps數(shù)據(jù)通訊速率。

1.2 模塊功能說明

AN3485模塊的RS232接口采用MAX3232芯片實(shí)現(xiàn)RS232和+3.3V TTL電平的轉(zhuǎn)換。TTL電平的串口接收和發(fā)送信號(RXD, TXD)連接到40針的連接器上跟外面的FPGA芯片或者ARM芯片實(shí)現(xiàn)串口通信。RS232串口通信的最高速度為120kbps,RS232接口的原理設(shè)計(jì)圖如下圖所示。

o4YBAGAKLw2ADRlwAABjlroJF84452.jpg

2. 程序設(shè)計(jì)

本文所述的串口指異步串行通信,異步串行是指UART(Universal Asynchronous Receiver/Transmitter),通用異步接收/發(fā)送。本實(shí)驗(yàn)程序設(shè)計(jì)為每秒鐘向串口發(fā)送”HELLO ALINX”,如果收到RXD接收的數(shù)據(jù),再把接收的數(shù)據(jù)發(fā)送出去,實(shí)現(xiàn)回環(huán)的功能。

pIYBAGAKLw6ACXyiAABEwF1t9Rs042.jpg

2.1 異步串口通信協(xié)議

消息幀從一個(gè)低位起始位開始,后面是7個(gè)或8個(gè)數(shù)據(jù)位,一個(gè)可用的奇偶位和一個(gè)或幾個(gè)高位停止位。接收器發(fā)現(xiàn)開始位時(shí)它就知道數(shù)據(jù)準(zhǔn)備發(fā)送,并嘗試與發(fā)送器時(shí)鐘頻率同步。如果選擇了奇偶校驗(yàn),UART就在數(shù)據(jù)位后面加上奇偶位。奇偶位可用來幫助錯(cuò)誤校驗(yàn)。在接收過程中,UART從消息幀中去掉起始位和結(jié)束位,對進(jìn)來的字節(jié)進(jìn)行奇偶校驗(yàn),并將數(shù)據(jù)字節(jié)從串行轉(zhuǎn)換成并行。UART 傳輸時(shí)序如下圖所示:

pIYBAGAKLw6AfaOkAACfK7PW-bI903.jpg

從波形上可以看出起始位是低電平,停止位和空閑位都是高電平,也就是說沒有數(shù)據(jù)傳輸時(shí)是高電平,利用這個(gè)特點(diǎn)我們可以準(zhǔn)確接收數(shù)據(jù),當(dāng)一個(gè)下降沿事件發(fā)生時(shí),我們認(rèn)為將進(jìn)行一次數(shù)據(jù)傳輸。

2.2 波特率

常見的串口通信波特率有2400 、9600、115200等,發(fā)送和接收波特率必須保持一致才能正確通信。波特率是指1秒最大傳輸?shù)臄?shù)據(jù)位數(shù),包括起始位、數(shù)據(jù)位、校驗(yàn)位、停止位。假如通信波特率設(shè)定為9600,那么一個(gè)數(shù)據(jù)位的時(shí)間長度是1/9600秒,本實(shí)驗(yàn)中的波特率由50MHz時(shí)鐘產(chǎn)生。

2.3 接收模塊設(shè)計(jì)

串口接收模塊uart_rx是個(gè)參數(shù)化可配置模塊,參數(shù)“CLK_FRE”定義接收模塊的系統(tǒng)時(shí)鐘頻率,單位是Mhz,參數(shù)“BAUD_RATE”是波特率。接收狀態(tài)機(jī)狀態(tài)轉(zhuǎn)換圖如下:

o4YBAGAKLw-ATB2PAAAhF6tccJI642.jpg

“S_IDLE”狀態(tài)為空閑狀態(tài),上電后進(jìn)入“S_IDLE”,如果信號“rx_pin”有下降沿,我們認(rèn)為是串口的起始位,進(jìn)入狀態(tài)“S_START”,等一個(gè)BIT時(shí)間起始位結(jié)束后進(jìn)入數(shù)據(jù)位接收狀態(tài)“S_REC_BYTE”,本實(shí)驗(yàn)中數(shù)據(jù)位設(shè)計(jì)是8位,接收完成以后進(jìn)入“S_STOP”狀態(tài),在“S_STOP”沒有等待一個(gè)BIT周期,只等待了半個(gè)BIT時(shí)間,這是因?yàn)槿绻却艘粋€(gè)周期,有可能會錯(cuò)過下一個(gè)數(shù)據(jù)的起始位判斷,最后進(jìn)入“S_DATA”狀態(tài),將接收到的數(shù)據(jù)送到其他模塊。在這個(gè)模塊我們提一點(diǎn):為了滿足采樣定理,在接受數(shù)據(jù)時(shí)每個(gè)數(shù)據(jù)都在波特率計(jì)數(shù)器的時(shí)間中點(diǎn)進(jìn)行采樣,以避免數(shù)據(jù)出錯(cuò)的情況:

//receiveserialdatabitdataalways@(posedgeclkornegedgerst_n)begin
	if(rst_n==1'b0)
		rx_bits<=8'd0;
	elseif(state?==?S_REC_BYTE?&&?cycle_cnt?==?CYCLE/2-1)
		rx_bits[bit_cnt]<=?rx_pin;
	else
		rx_bits?<=?rx_bits;end

注意:本實(shí)驗(yàn)沒有設(shè)計(jì)奇偶校驗(yàn)位

信號名稱 方向 寬度(bit) 說明
clk in 1 系統(tǒng)時(shí)鐘
rst_n in 1 異步復(fù)位,低電平復(fù)位
rx_data out 8 接收到的串口數(shù)據(jù)(8位數(shù)據(jù))
rx_data_valid out 1 接收到的串口數(shù)據(jù)有效(高有效)
rx_data_ready in 1 表示用戶可以從接收模塊接收數(shù)據(jù),當(dāng)rx_data_ready和rx_data_valid都為高時(shí)數(shù)據(jù)送出
rx_pin in 1 串口接收數(shù)據(jù)輸入

串口接收模塊uart_rx端口

2.4 發(fā)送模塊設(shè)計(jì)

發(fā)送模塊uart_tx設(shè)計(jì)和接收模塊相似,也是使用狀態(tài)機(jī),狀態(tài)轉(zhuǎn)換圖如下:

pIYBAGAKLxCARGoEAAAUvLYchQQ417.jpg

上電后進(jìn)入“S_IDLE”空閑狀態(tài),如果有發(fā)送請求,進(jìn)入發(fā)送起始位狀態(tài)“S_START”,起始位發(fā)送完成后進(jìn)入發(fā)送數(shù)據(jù)位狀態(tài)“S_SEND_BYTE”,數(shù)據(jù)位發(fā)送完成后進(jìn)入發(fā)送停止位狀態(tài)“S_STOP”,停止位發(fā)送完成后又進(jìn)入空閑狀態(tài)。在數(shù)據(jù)發(fā)送模塊中,從頂層模塊寫入的數(shù)據(jù)直接傳遞給寄存器‘tx_reg’,并通過‘tx_reg’寄存器模擬串口傳輸協(xié)議在狀態(tài)機(jī)的條件轉(zhuǎn)換下進(jìn)行數(shù)據(jù)傳送:

always@(posedgeclkornegedgerst_n)begin
	if(rst_n==1'b0)
		tx_reg<=1'b1;
	else
		case(state)
			S_IDLE,S_STOP:
				tx_reg?<=1'b1;
			S_START:
				tx_reg?<=1'b0;
			S_SEND_BYTE:
				tx_reg?<=?tx_data_latch[bit_cnt];
			default:
				tx_reg?<=1'b1;
		endcaseend
信號名稱 方向 寬度(bit) 說明
clk in 1 系統(tǒng)時(shí)鐘
rst_n in 1 異步復(fù)位,低電平復(fù)位
tx_data in 8 要發(fā)送的串口數(shù)據(jù)(8位數(shù)據(jù))
tx_data_valid in 1 發(fā)送的串口數(shù)據(jù)有效(高有效)
tx_data_ready out 1 發(fā)送模塊已準(zhǔn)備好發(fā)送數(shù)據(jù),用戶可將tx_data_valid信號拉高發(fā)送數(shù)據(jù)給發(fā)送模塊。當(dāng)tx_data_ready和tx_data_valid都為高時(shí)數(shù)據(jù)被發(fā)送
tx_pin out 1 串口發(fā)送數(shù)據(jù)發(fā)送

串口發(fā)送模塊uart_tx端口

2.5 波特率的產(chǎn)生

在發(fā)送和接收模塊中,聲明了參數(shù)CYCLE,也就是UART一個(gè)周期的計(jì)數(shù)值,當(dāng)然計(jì)數(shù)是在50MHz時(shí)鐘下進(jìn)行的。用戶只要設(shè)定好CLK_FRE和BAUD_RATE這兩個(gè)參數(shù)即可。

o4YBAGAKLxCAY6EMAAA49bmk3wY012.jpg

測試程序

測試程序設(shè)計(jì)FPGA為1秒向串口發(fā)送一次“HELLO ALINX\r\n”,不發(fā)送期間,如果接受到串口數(shù)據(jù),直接把接收到的數(shù)據(jù)送到發(fā)送模塊再返回?!癨r\n”,在這里和C語言中表示一致,都是回車換行。

測試程序分別例化了發(fā)送模塊和接收模塊,同時(shí)將參數(shù)傳遞進(jìn)去,波特率設(shè)置為115200。

always@(posedgesys_clkornegedgerst_n)begin
	if(rst_n==1'b0)
	begin
		wait_cnt<=32'd0;
		tx_data?<=8'd0;
		state?<=?IDLE;
		tx_cnt?<=8'd0;
		tx_data_valid?<=1'b0;
	end
	else
	case(state)
		IDLE:
			state?<=?SEND;
		SEND:
		begin
			wait_cnt?<=32'd0;
			tx_data?<=?tx_str;

			if(tx_data_valid?==1'b1&&?tx_data_ready?==1'b1&&?tx_cnt?<8'd12)//Send?12?bytes?data			begin
				tx_cnt?<=?tx_cnt?+8'd1;//Send?data?counter			end
			elseif(tx_data_valid?&&?tx_data_ready)//last?byte?sent?is?complete			begin
				tx_cnt?<=8'd0;
				tx_data_valid?<=1'b0;
				state?<=?WAIT;
			end
			elseif(~tx_data_valid)
			begin
				tx_data_valid?<=1'b1;
			end
		end
		WAIT:
		begin
			wait_cnt?<=?wait_cnt?+32'd1;

			if(rx_data_valid?==1'b1)
			begin
				tx_data_valid?<=1'b1;
				tx_data?<=?rx_data;//?send?uart?received?data			end
			elseif(tx_data_valid?&&?tx_data_ready)
			begin
				tx_data_valid?<=1'b0;
			end
			elseif(wait_cnt?>=CLK_FRE*1000000)//waitfor1second				state<=?SEND;
		end
		default:
			state?<=?IDLE;
	endcaseend//combinational?logic//Send?"HELLO?ALINX\r\n"always@(*)begin
	case(tx_cnt)
		8'd0:??tx_str?<="H";
		8'd1:??tx_str?<="E";
		8'd2:??tx_str?<="L";
		8'd3:??tx_str?<="L";
		8'd4:??tx_str?<="O";
		8'd5:??tx_str?<="?";
		8'd6:??tx_str?<="A";
		8'd7:??tx_str?<="L";
		8'd8:??tx_str?<="I";
		8'd9:??tx_str?<="N";
		8'd10:??tx_str?<="X";
		8'd11:??tx_str?<="\r";
		8'd12:??tx_str?<="\n";
		default:tx_str?<=8'd0;
	endcaseenduart_rx#(.CLK_FRE(CLK_FRE),.BAUD_RATE(115200))?uart_rx_inst(.clk????????????????????????(sys_clk??????????????????),.rst_n??????????????????????(rst_n????????????????????),.rx_data????????????????????(rx_data??????????????????),.rx_data_valid??????????????(rx_data_valid????????????),.rx_data_ready??????????????(rx_data_ready????????????),.rx_pin?????????????????????(uart_rx??????????????????));uart_tx#(.CLK_FRE(CLK_FRE),.BAUD_RATE(115200))?uart_tx_inst(.clk????????????????????????(sys_clk??????????????????),.rst_n??????????????????????(rst_n????????????????????),.tx_data????????????????????(tx_data??????????????????),.tx_data_valid??????????????(tx_data_valid????????????),.tx_data_ready??????????????(tx_data_ready????????????),.tx_pin?????????????????????(uart_tx??????????????????));

3. 仿真

這里我們添加了一個(gè)串口接收的激勵程序vtf_uart_test.v文件,用來仿真uart串口接收。這里向串口模塊的uart_rx發(fā)送0xa3的數(shù)據(jù), 每位的數(shù)據(jù)按115200的波特率發(fā)送,1位起始位,8位數(shù)據(jù)位和1位停止位。

pIYBAGAKLxGAcJx2AABEfcyn7jU089.jpg

仿真的結(jié)果如下,當(dāng)程序接收到8位數(shù)據(jù)的時(shí)候,rx_data_valid有效,rx_data[7:0]的數(shù)據(jù)位a3。

o4YBAGAKLxGAFWwYAABxasXgH9w061.jpg

實(shí)驗(yàn)測試

將AN3485模塊插到J11擴(kuò)展口上,這里使用了USB轉(zhuǎn)RS232/RS485/RS422的設(shè)備,由于很多電腦都沒有9針的串行接口,我們通過串口線與USB轉(zhuǎn)串口設(shè)備連接,再通過USB連接到電腦上。如果電腦有串口的話,可以直接連接串口。

在設(shè)備管理器中找到串口號”COM5”

o4YBAGAKLxKAB5FVAACY55p6AqQ865.jpg

打開串口調(diào)試,端口選擇“COM5”(根據(jù)自己情況選擇),波特率設(shè)置115200,檢驗(yàn)位選None,數(shù)據(jù)位選8,停止位選1,然后點(diǎn)擊“打開串口”。此軟件在例程文件夾下。

pIYBAGAKLxOASl_xAABIfbKVwoY745.jpg

打開串口以后,每秒可收到“HELLO ALINX”,在發(fā)送區(qū)輸入框輸入要發(fā)送的文字,點(diǎn)擊“手動發(fā)送”,可以看到接收到自己發(fā)送的字符。

o4YBAGAKLxOAap3YAABOa13RnSw480.jpg

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21923

    瀏覽量

    612343
  • RS232
    +關(guān)注

    關(guān)注

    13

    文章

    784

    瀏覽量

    95367
  • uart
    +關(guān)注

    關(guān)注

    22

    文章

    1254

    瀏覽量

    102908
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    614

    瀏覽量

    47917
  • MPSoC
    +關(guān)注

    關(guān)注

    0

    文章

    199

    瀏覽量

    24575
收藏 人收藏

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    ZYNQ Ultrascale+ MPSOC FPGA教程】第十二章RS422實(shí)驗(yàn)

    本章利用AN3485模塊實(shí)現(xiàn)RS422接口數(shù)據(jù)傳輸。關(guān)于模塊,在前面的RS232實(shí)驗(yàn)中已經(jīng)介紹過,本實(shí)驗(yàn)不再贅述。RS422與
    的頭像 發(fā)表于 01-23 11:37 ?8664次閱讀
    【<b class='flag-5'>ZYNQ</b> <b class='flag-5'>Ultrascale+</b> <b class='flag-5'>MPSOC</b> <b class='flag-5'>FPGA</b>教程】<b class='flag-5'>第十</b>二章<b class='flag-5'>RS</b>422<b class='flag-5'>實(shí)驗(yàn)</b>

    如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器

      如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器  Zynq UltraScale+
    發(fā)表于 01-07 16:02

    如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器

    如何調(diào)試 Zynq UltraScale+ MPSoC VCU DDR 控制器?
    發(fā)表于 01-22 06:29

    ZYNQ Ultrascale+ MPSOC FPGA教程

    ZYNQ Ultrascale+ MPSOC FPGA教程
    發(fā)表于 02-02 07:53

    Xilinx基于ARM的Zynq-7000和Zynq UltraScale+ MPSoC及RFSoC器件是否存在安全漏洞

    本文試圖搞清楚在 Xilinx 基于 ARM 的 Zynq-7000、Zynq UltraScale+ MPSoCZynq
    發(fā)表于 06-28 15:53 ?2758次閱讀

    Zynq UltraScale+ MPSoC的發(fā)售消息

    Zynq?UltraScale+?MPSoC,現(xiàn)已開始發(fā)售。視頻向您重點(diǎn)介紹了Xilinx UltraScale +產(chǎn)品組合的第一位成員
    的頭像 發(fā)表于 11-27 06:47 ?3774次閱讀

    ZYNQ Ultrascale+ MPSOC FPGA教程】第十二章 RS422實(shí)驗(yàn)

    本章利用AN3485模塊實(shí)現(xiàn)RS422接口數(shù)據(jù)傳輸。關(guān)于模塊,在前面的RS232實(shí)驗(yàn)中已經(jīng)介紹過,本實(shí)驗(yàn)不再贅述。RS422與
    發(fā)表于 01-24 06:25 ?5次下載
    【<b class='flag-5'>ZYNQ</b> <b class='flag-5'>Ultrascale+</b> <b class='flag-5'>MPSOC</b> <b class='flag-5'>FPGA</b>教程】<b class='flag-5'>第十</b>二章 <b class='flag-5'>RS</b>422<b class='flag-5'>實(shí)驗(yàn)</b>

    ZYNQ Ultrascale+ MPSOC FPGA教程】第十一章 RS232實(shí)驗(yàn)

    本章采用AN3485模塊的RS232電路實(shí)現(xiàn)UART數(shù)據(jù)傳輸。
    發(fā)表于 01-26 07:44 ?6次下載
    【<b class='flag-5'>ZYNQ</b> <b class='flag-5'>Ultrascale+</b> <b class='flag-5'>MPSOC</b> <b class='flag-5'>FPGA</b>教程】<b class='flag-5'>第十一章</b> <b class='flag-5'>RS232</b><b class='flag-5'>實(shí)驗(yàn)</b>

    如何調(diào)試 Zynq UltraScale+ MPSoC VCU DDR 控制器?

    Zynq UltraScale+ MPSoC VCU DDR 控制器是一款專用 DDR 控制器,只支持在 Zynq UltraScale+
    發(fā)表于 02-23 06:00 ?15次下載
    如何調(diào)試 <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b> VCU DDR 控制器?

    米爾電子zynq ultrascale+ mpsoc底板外設(shè)資源清單分享

    米爾電子推出的國內(nèi)首款zynq ultrascale+ mpsoc平臺核心板(及開發(fā)板):MYC-CZU3EG吸引了人工智能、工業(yè)控制、嵌入式視覺、ADAS、算法加速、云計(jì)算、有線/無線通信等
    發(fā)表于 01-07 15:20 ?3次下載
    米爾電子<b class='flag-5'>zynq</b> <b class='flag-5'>ultrascale+</b> <b class='flag-5'>mpsoc</b>底板外設(shè)資源清單分享

    ZYNQ Ultrascale+ MPSoC系列FPGA芯片設(shè)計(jì)

    基于 Xilinx 公司ZYNQ Ultrascale+ MPSoC系列 FPGA 芯片設(shè)計(jì),應(yīng)用于工廠自動化、機(jī)器視覺、工業(yè)質(zhì)檢等工業(yè)領(lǐng)域
    發(fā)表于 11-02 14:35 ?1813次閱讀

    Zynq UltraScale+ MPSoC中的隔離方法

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC中的隔離方法.pdf》資料免費(fèi)下載
    發(fā)表于 09-13 17:11 ?1次下載
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>中的隔離方法

    Zynq UltraScale+ MPSoC的隔離設(shè)計(jì)示例

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC的隔離設(shè)計(jì)示例.pdf》資料免費(fèi)下載
    發(fā)表于 09-13 11:28 ?3次下載
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>的隔離設(shè)計(jì)示例

    Zynq UltraScale+ MPSoC驗(yàn)證數(shù)據(jù)手冊

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC驗(yàn)證數(shù)據(jù)手冊.pdf》資料免費(fèi)下載
    發(fā)表于 09-15 10:13 ?0次下載
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>驗(yàn)證數(shù)據(jù)手冊

    Zynq UltraScale+ MPSoC數(shù)據(jù)手冊

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊.pdf》資料免費(fèi)下載
    發(fā)表于 12-30 14:37 ?2次下載
    主站蜘蛛池模板: 免费网站色 | 久久久久国产精品 | 一二三区电影 | 激情五月视频 | 电影天堂在线观看三级 | 久久艹综合 | 浓厚な接吻と肉体の交在线观看 | 侵犯希崎中文字幕在线 | 日本三级香港三级人妇 m | 欧美黄色片免费看 | 福利在线看片 | 国产在线视频你懂的 | 美女久久久| 性free3d | 特黄特黄特色大片免费观看 | 国产精品天天看大片特色视频 | 视频在线免费看 | 亚洲午夜久久久久久91 | 成人免费观看一区二区 | 五月婷婷深深爱 | 三级网在线 | 四虎永久在线观看免费网站网址 | 色极影院 | 国产一级做a爰片久久毛片 国产一级做a爰片久久毛片男 | 美女免费毛片 | 一区二区三区四区在线观看视频 | 久久精品国产99国产精品免费看 | 日本一区二区免费看 | 欧美性色欧美a在线播放 | 人人狠狠综合88综合久久 | 欧美国产精品主播一区 | 亚洲伊人久久大香线蕉影院 | h视频国产| 日本三级日本三级人妇三级四 | 亚洲一区二区三区影院 | 日韩精品亚洲一级在线观看 | 天天摸天天操免费播放小视频 | 美女扒开尿口给男人看大全 | 成人夜色视频网站在线观看 | 亚洲欧美日韩在线观看你懂的 | 狼人久草 |