在近期舉辦的2021年國際固態(tài)電路會議（ISSCC 2021）上，臺積電先進制程芯片傳來新消息。臺積電董事長劉德音在線上專題演說時指出，3納米制程依計劃推進，甚至比預期還超前了一些，3納米及未來主要制程節(jié)點將如期推出并進入生產(chǎn)。臺積電3納米制程預計今年下半年試產(chǎn)，明年下半年進入量產(chǎn)。盡管劉德音在演說時未透露3納米進度會超前多少，但此消息一出，仍令市場感到振奮。

據(jù)悉，臺積電3納米芯片將于2022年下半年開始量產(chǎn)，單月產(chǎn)能5.5萬片起，其還計劃將5納米芯片的產(chǎn)量較2020年年底提高70%，達到每月12萬片晶圓，這些芯片用于最新的5G iPhone 12系列和新的Mac核心處理器。

與此同時，臺積電在2納米先進制程研發(fā)上也取得了重大突破，已成功找到路徑，將切入環(huán)繞式柵極（GAA）技術(shù)。復旦大學微電子學院副院長周鵬認為，相較于三面圍柵的FinFET結(jié)構(gòu)，GAA技術(shù)的四面環(huán)柵結(jié)構(gòu)可以更好地抑制漏電流的形成以及增大驅(qū)動電流，進而更有利于實現(xiàn)性能和功耗之間的有效平衡。

“臺積電引入GAA技術(shù)來實現(xiàn)2nm的先進制程，自然離不開搭載極紫外（EUV）光設備的支持，為此臺積電早前也已大批量訂購ASML極紫外光刻機設備。此外，刻蝕上的制程精度要求也面臨挑戰(zhàn)。尤其是在極小線寬下，刻蝕深度和側(cè)壁的比例，顯得至關(guān)重要，因為不同材料往往表現(xiàn)出不同的刻蝕速率，這都影響著最終半導體工藝線寬。”周鵬表示，“當然工藝制程的推進確實帶來了性能和技術(shù)的質(zhì)變，據(jù)悉采用3nm GAA技術(shù)的先進工藝與5nm工藝相比，實現(xiàn)了面積效率提高35%、功耗降低50%、性能提升30%的跨越，想必未來基于2nm先進工藝的芯片性能將實現(xiàn)更大的飛躍。”

然而，隨著摩爾定律的不斷延伸，技術(shù)瓶頸以及高昂的成本也隨之而來，如何有效平衡成本與技術(shù)的演進，成為臺積電等芯片制造企業(yè)未來發(fā)展的難題。因此，周鵬認為，無論是3nm、2nm，還是未來的1nm，先進工藝制程的推進最大的問題不在于技術(shù)研發(fā)，而是制造和使用成本的難題。28nm節(jié)點下IC設計成本僅為5130萬美元，而7nm、5nm節(jié)點則分別躍升至2.978億美元和5.422億美元，可見工藝制程的推進同樣伴隨著IC設計成本的大幅增加，這意味著只有少數(shù)龍頭企業(yè)的旗艦或高端產(chǎn)品才會使用最先進的半導體工藝制程，這也導致半導體制造企業(yè)帶來的投入回報比可能并沒有想象中豐碩。可見，相比先進工藝制程帶來的密度、功耗等性能優(yōu)勢，直線上升的制造成本更值得關(guān)注，半導體制造企業(yè)如何在先進制程和成本支出之間尋找平衡點，才是下一步產(chǎn)業(yè)發(fā)展的關(guān)鍵。
責任編輯:tzh