雙方的合作旨在推動為中國市場帶來基于國內芯片制造工藝的全套DesignWare IP產(chǎn)品組合。

中國上海，日期：2021年3月16日

新思科技（Synopsys）與芯耀輝于今日聯(lián)合宣布，雙方已達成數(shù)年期戰(zhàn)略合作，新思科技授權芯耀輝運用新思科技12-28納米工藝技術、適配國內芯片制造工藝的DesignWare? USB、DDR、MIPI、HDMI和PCI Express的系列IP核。芯耀輝在獲得此次新思科技的授權后，將利用這些經(jīng)過新思科技硅驗證的接口IP核為國內芯片制造公司的工藝提供針對性的定制、優(yōu)化IP以增強芯片設計的自動化水平，并提升客戶系統(tǒng)的驗證水平，為客戶產(chǎn)品的集成和部署提供加速度。

芯耀輝董事長兼首席執(zhí)行官曾克強表示：“芯耀輝作為中國領先的技術解決方案提供者，致力于為國內市場帶來最先進的IP核產(chǎn)品和技術，以加速國內芯片創(chuàng)新的腳步。通過芯耀輝與新思科技的本次合作，芯片開發(fā)者可以利用新思科技的高品質IP核，專注自身核心技術、加速芯片創(chuàng)新，并與國內芯片制造公司合作將設計轉化為產(chǎn)品。”

新思科技IP市場營銷和戰(zhàn)略高級副總裁John Koeter表示：“作為標準接口IP的領導者，新思科技的技術不僅能協(xié)助開發(fā)者將最新功能模塊集成至系統(tǒng)級芯片，還同時顯著降低芯片的設計和創(chuàng)新風險。雙方的合作讓芯耀輝能夠有效地為中國芯片設計企業(yè)提供高質量的DesignWare IP解決方案，從而加快芯片設計創(chuàng)新步伐，縮短產(chǎn)品的上市周期?！?/p>

關于DesignWare IP

新思科技是提供高品質IP核解決方案的領導者。DesignWare IP核組合包括邏輯庫、嵌入式存儲器、模擬IP核、接口IP核、安全 IP核和嵌入式處理器。為了加速芯片設計、軟件開發(fā)以及將IP核整合進芯片，新思科技的“IP Accelerated計劃”提供IP核原型設計套件、IP軟件開發(fā)套件和IP子系統(tǒng)。新思科技在IP核質量方面的廣泛投入、全面的技術支持以及強大的IP開發(fā)方法學使芯片開發(fā)者能夠降低集成風險，并加快芯片的上市時間。